Hammer: sino a 100 milioni di transistor

Hector Ruiz, Chief Executive Office di AMD, ha recentemente affermato nel corso di un'intervista che la prossima generazione di processori AMD; nota con il nome di Hammer e caratterizzata dall'architettura x86-64, sarà composta da un numero complessivo di transistor pari a 100 milioni.

Non è stato specificato quale versione di processore Hammer integrerà un così elevato quantitativo di transistor ma è presumibile che si faccia riferimento alla versione Opteron, per piattaforme Workstation e server, con un quantitativo di cache L2 integrato on Die di 1 Mbyte.

A titolo di confronto, i processori AMD Athlon XP sono composti da circa 38 milioni di transistor; quelli Pentium 4 da 54 milioni e la prossima generazione di processore Mobile Intel, nome in codice Banias, integrerà circa 77 milioni di transistor con cache L2 in quantitativo di 1 Mbyte.

La versione con 1 Mbyte di cache L2 della cpu Hammer avrà una superficie del Core complessiva di circa 180 millimetri quadrati, mentre per la versione Desktop con 256 Kbytes di cache L2 si prevede una superficie complessiva di circa 105 millimetri quadrati.
A titolo di confronto, le cpu Intel Pentium 4 e Xeon DP con 512 Kbytes di cache L2 hanno superficie del Die di 146 millimetri quadrati; le cpu Xeon MP con 2 Mbytes di cache L2 raggiungono una superficie del Die di 268 millimetri quadrati.

Fonte: zdnet.com.