[Thread Ufficiale] Aspettando ZEN

[bjt2]

Originariamente inviato da Mister D

All'epoca (quando si parlava dei futuri pp finfet) mi sono visto un paper di IBM con diversi studi (con alette dappertutto, non solo 2 o 3 superfici alzando source e drain ma anche sotto il gate) e mi pare che il finfet fosse fatto proprio per diminuire le capacità parassite (o forse era il leakage o tutti e due). Dovrei riguardarci, l'ho salvato da qualche parte
EDIT: trovato. Più tardi lo carico da qualche parte.
FinFet: Challenges or Opportunities
Parasitic resistance: a raised source/drain structure can be used to reduce the parasitic resistance.
However, the overlap capacitance is increased.

Prasitic resistance is the main adverse factor which prevents finfets’ application, which leads to lower speed and high noise.

e ancora:
FinFet: big advantages

1. Having excellent control of short channel effects in submicron regime and making transistors still scalable. Due to this reason, the small- length transistor can have a larger intrinsic gain compared to the bulk counterpart.
2. Much Lower off-state current compared to bulk counterpart.
3 . Promising matching behavior.

Ok, 3 cose buone e una cattiva:
Buone:
1) Guadagno (transconduttanza differenziale) maggiore: non ne ero sicuro.
2) Bassa off state current: minore leakage
3) Bassa resistenza parassita: migliore come spiegato sopra (rumore minore e velocità superiore)
Cattive:
4) However, the overlap capacitance is increased.
Io intendevo le capacità parassite, ma questa potrebbe essere comunque deleteria, ma può essere bilanciato dal basso leakage.

In sostanza:
1) guadagno maggiore significa minore tensione necessaria a parità di frequenza
2) minore leakage: minore potenza dissipata
3) minore resistenza parassita => minore rumore => minore margine richiesto ai segnali => maggiore frequenza possibile a parità di altre condizioni (ad esempio Vcore)
4) Questa capacità non so che effetti abbia, ma nel peggiore dei casi serve più corrente (e quindi tensione) a parità di frequenza, probabilmente più che bilanciato dai precedenti 3 punti


Resta solo da vedere il Vt...

La 1 e la 2 se sono veramente LARGE come dicono sono un BEL vantaggio! Il primo alle alte frequenze e il secondo per le basse potenze (mobile)...

[tuttodigitale]

Originariamente inviato da digieffe

pensavo che tu partissi dal 28nm bulk invece parti dal 32soi...

allora ~1,5 nodi = ~ -41% da aggiungere il -15% e si arriva a -50%

ma attenzione ricordiamoci come le hdl fanno esplodere i consumi oltre i 3 ghz
speriamo che le hdl impiegate siano fatte in modo diverso, altrimenti, forse, potrebbe essere meglio senza

questo succede oltre i 1,2V, ma nell'ipotesi tutt'altro che azzardata che ZEN possa girare a 1,1 a 4GHz, quello dei consumi che esplodono, potrebbe essere un falso problema, visto che staremmo nelle prossimità dei 5GHz.. . Nella mia "analisi" avevo considerato la possibilità di usare transistor a più basso leakage, che poi credo che sia naturale per un processo low power.

Originariamente inviato da digieffe

ogni guadagno oltre il 30% sarà buono, ma tieni conto che il salto effettivo è solo di un nodo quindi - ~30%

Considera che i 22nm finfet di Intel è solo un mezzo nodo più piccolo dei 32nm...uno dei vantaggi dei finfet rispetto ai processi planari è la riduzione del consumo per mmq a parità di condizioni, ovvero il risparmio energetico è maggiore di quello spaziale (Fonte TSMC). E ha interessanti ripercussioni, sia sulle capacità parassite delle interconnessioni e sia sulla impronta termica, rispetto ad un die shrink classico: sembra essere fatto apposta per le alte frequenze...

comunque TSMC riporta consumi ridotti del 55% o clock superiori del 35% a parità di consumo per i 16nm FF rispetto ai 28nm.

35%*3 GHz = 4,05GHz
28W (consumo di quattro core XV a 3GHz) == consumo di 2 core ZEN 4GHz (ipotesi che 1 core ZEN = 1 modulo XV)
8core ZEN = 28*4 = 112W.

in effetti, sembra non rientrarci, ma basterebbe che ZEN fosse più piccolo di un modulo XV del 15%, e rientrerebbe alla grande. L'incognita più grande rimane la complessità (e l'ipc) di questi core..
a parità di frequenza
x8 ZEN 3GHz = 50W


Mentre estendendo a Carrizo 15W abbiamo
2,1*1,35 = 2,8GHz
ZEN x8 2,8GHz 60W
ZEN x8 2,1 GHz 27W

addirittura, se prendiamo i rumors di bristol ridge abbiamo
2,7*1,35 = 3,6GHz
ZEN x8 3,6GHz 60W...
ZEN x8 2,7 GHz 27W

tutt nell'ipotesi che un core ZEN abbia complessità pari a quella di un modulo XV.

PS, TSMC riporta una frequenza massima superiore del 20% (Con riduzione del vcore). In teoria sarebbe possibile un 4,8GHz in turbo mode...

Attenzione quindi, potrebbe far paura...

[digieffe]

Originariamente inviato da tuttodigitale

questo succede oltre i 1,2V,...

ok, alzo le mie previsioni della frequenza minima per Zen da 3,0 a 3,2ghz,
quella probabile da 3,2 a 3,4
e quella nella quale spero da 3,5 a 3,7

[Grizlod®]

Originariamente inviato da bjt2

.........
Se Zen ha lo stesso FO4 di BD, prevedo che arrivi a 4GHz attorno a 1V, max 1.1V (considerando che in stock si prendono dei margini sulle tensioni), con una potenza assorbita per un X8 circa pari a questa di 4 moduli, forse un po' meno se la CPU che è stata usata come confronto non ha l'HDL... Insomma... I margini per un Zen x8 4GHz 95W @1.05V ci sono. Se non sarà 95W e/o sarà meno di 4Ghz potrà essere per vari motivi:
1) processo ancora non maturo e/o che non guadagna il 50% rispetto al 32nm SOI
e/o
2) numero di transistors di Zen superiore a quello di un modulo BD
e/o
3) FO4 superiore a quello di BD

Direi quasi impossibile, altrimenti Zeppelin non esisterebbe o non avrebbe ragione d'esistere, anche se probabilmente si vedrà esclusivamente su socket G34. Oltre a strategie ambidextrous o cmq personalizzate per i clienti.
IMO saranno un quantitativo sensibilmente inferiore rispetto Bulldozer, complice la totale rivisitazione (anzi riprogettazione) del core.

[el-mejo]

Originariamente inviato da Mister D

Prova a rileggere, pensavo di essere stato chiaro. Il SOI con il CTI porta miglioramenti anche se il silicio non subisce step o modifiche: vedi gli ultimi FX8350 che reggono meglio le frequenze con meno vcore fino quasi ad avvicinarsi ai king vishera (quei tre). Considera che mi pare Isomen abbia un fx8370 o fx8370E che regge i 4 Ghz con 1,16volt. Prova te un fx8350 o fx8320 a vedere se parte con quella tensione. Per dire che effettivamente qualcosa di nuovo nel silicio devono averlo fatto.
Per i layer metallici in più l'avevo letto su bitandchips e la fonte era estera, non mi ricordo se era un forum di oc o no.
Anche il passaggio tra phenomII 965 c3 e 975/980 sempre c3 (non è cambiato nulla apparentemente) però ha garantito qualche centinaia di MHz in più senza step. I phenomII x6 invece avevano step E0 (con le bollicine d'aria by IBM) altrimenti con il cavolo che ci regalavano un X6 con quelle frequenze e quel tdp

Per il bulk invece haswell - haswell refresh è proprio una bella revisione con step nuovo di silicio sia per aumentare le frequenze in oc e no (+ pasta del capitano raffinata + condensatori migliorati nel package cpu) sia per aumentare le rese dello stesso pp. Se prendi invece uno stesso modello appartenente ad uno stesso step vedrai che i risultati sono sempre gli stessi e anzi alcune volte leggendo sui thread intel ho pure visto di diversi utenti che lamentavano che i primi esemplari andavano pure meglio degli ultimi, a riprova che il silicio bulk per me non ha il CTI.

Anche per le gpu vale lo stesso, il silicio tra 7970, r9 280x, r9 290x e r9 390x è cambiato, non solo come step ma mi sembra anche come tipo (non mi chiedere quali delle sigle di tutti quei 28 di TMSC perché non lo so e non lo voglio mettere a memoria )

Per me quindi il bulk richiede proprio uno step successivo (che non vuol dire passaggio a nodo più avanzato) per introdurre miglioramenti affinamenti mentre il SOI anche a parità di step con il tempo migliorava le proprietà elettriche detto CTI.

EDIT:
http://www.xtremesystems.org/forums/...-told-me/page3

Hai ragione, avevo dimenticato il fattore stepping!
Infatti i primissimi Phenom II x4 erano C2, poi dopo circa 10 mesi sono usciti i primi modelli C3, sempre su SOI 32nm "standard".
I Phenom II x6, oltre ad un sucessivo stepping se ricordo ben usavano il SOI 32nm HKMG, di fatto un altro tipo di PP ed è quello che ha fatto la differenza e ha permesso di avere 6 core a 3,3ghz su 125w di tdp.

Resta il fatto che per AMD i maggiori boost di efficenza e prestazioni sono dovuti ai stepping, con buona pace del CTI, quindi di fatto cambia poco

Riguardo Haswell pare invece (fonte wikipedia) che sia il 4770k che il 4790k siano entrambi stepping C0, quindi è cambiato solo il package più un eventuale maggiore selezione dei die.

[george_p]

Originariamente inviato da el-mejo

Hai ragione, avevo dimenticato il fattore stepping!
Infatti i primissimi Phenom II x4 erano C2, poi dopo circa 10 mesi sono usciti i primi modelli C3, sempre su SOI 32nm "standard".
I Phenom II x6, oltre ad un sucessivo stepping se ricordo ben usavano il SOI 32nm HKMG, di fatto un altro tipo di PP ed è quello che ha fatto la differenza e ha permesso di avere 6 core a 3,3ghz su 125w di tdp.

Resta il fatto che per AMD i maggiori boost di efficenza e prestazioni sono dovuti ai stepping, con buona pace del CTI, quindi di fatto cambia poco

Riguardo Haswell pare invece (fonte wikipedia) che sia il 4770k che il 4790k siano entrambi stepping C0, quindi è cambiato solo il package più un eventuale maggiore selezione dei die.

I phenom II nascono e muoiono, incluso l'X6, sul 45 nm diventato HKMG per il thuban.
Il 32 nm invece è di esclusiva apu e BD.

[paolo.oliva2]

Originariamente inviato da Mister D

E con questi ragionamenti direi proprio che ci siamo giocati un andamento lineare dei prossimi 6 mesi che ci attendono per l'arrivo di Zen
Sento già il rumore di tastiere, Paolo che costruisce altre due camere sotto terra per ampliare il raffreddamento per i futuri Zen Insomma sento proprio le urla delle scimmie che reclamano nuove cpu

Allora spariamo dei prb "logistici":

Ipotesi:

SE Zen avesse 4GHz def, sarebbe un mostro, perchè anche con un -20% di IPC su Intel, un 5960X avrebbe il -33% di clock, quindi potrebbe stare lì lì con il 5960X versione 14nm (se avrà una frequenza di 3,5GHz def)

Se per i 4GHz occorresse un TDP di 140W, dubito in OC sopra i 4,5GHz, ma tutto sommato non inferiori agli OC (umani) Intel, mentre se quella frequenza abbisognasse di 125W o addirittura 95W, penso che avremmo problemi circa il prezzo richiesto (500€ o addirittura di più)...

Comunque, tornando con i piedi per terra... io spererei più su un Zen X8 3GHz 95W occabile e nei 170W possa raggiungere almeno i 4GHz. Siccome il prezzo sarà proporzionato alla frequenza/potenza def, in sto modo per me costerebbe 300€, massimo 400€.

Speriamo che si possa occare, altrimenti ho fatto il laboratorio sotterraneo per nulla....

[paolo.oliva2]

Originariamente inviato da el-mejo

Hai ragione, avevo dimenticato il fattore stepping!
Infatti i primissimi Phenom II x4 erano C2, poi dopo circa 10 mesi sono usciti i primi modelli C3, sempre su SOI 32nm "standard".
I Phenom II x6, oltre ad un sucessivo stepping se ricordo ben usavano il SOI 32nm HKMG, di fatto un altro tipo di PP ed è quello che ha fatto la differenza e ha permesso di avere 6 core a 3,3ghz su 125w di tdp.

Resta il fatto che per AMD i maggiori boost di efficenza e prestazioni sono dovuti ai stepping, con buona pace del CTI, quindi di fatto cambia poco

Riguardo Haswell pare invece (fonte wikipedia) che sia il 4770k che il 4790k siano entrambi stepping C0, quindi è cambiato solo il package più un eventuale maggiore selezione dei die.

Il 45nm SOI E0 aveva il low-k, non l'HKMG (ma comunque ambedue riducono il Vcore e quindi il TDP)

Hai perfettamente ragione per il CTI, ma lo stepping risulta necessario semplicemente perchè la distanza dei transistor è proporzionata alla frequenza def. Una volta che il CTI abbassa il TDP e quindi aumenta la frequenza a parità di TDP, aumenta la frequenza def e di qui bisogna modificare la distanza tra i transistor altrimenti si perderebbe efficienza.
Poi è chiaro che il procio con posizionamento transistor a frequenze maggiori, dovrebbe essere più incline all'OC perchè aumenta il margine.
Con BD, dall'8150 all'8350 è stato implementato l'RCM, ma penso che il silicio non abbia avuto chissà quale cambio PP... dico questo perchè l'8150 aveva una frequenza def di 3,6GHz per 125W, ed un OC di poco superiore a 5GHz, mentre l'8350, a fronte di +400MHz def, al più ha guadagnato solamente 300MHz in OC massimo (senza contare che l'8150 sforava i 125W TDP già con un OC di 100MHz, mentre l'8350 un OC di +400MHz restando sotto i 125W direi che è una prassi.
L'8370 secondo me ha un RCM molto spinto e ottimizzato sui 4GHz, a tal punto che con 1,35V si superano i 4.6GHz (ed è un Vcore inferiore a quello def di un 8350 per 4GHz), ma oltre sale meno di un 8350.

[bjt2]

Cos'è RCM?

[bjt2]

post di Dresdenboy, dove dice che BD ha lo stesso numero di stadi dei primi Pentium 4, e che Zen avrà probabilmente più stadi del k10, quindi non sarà un chip "grasso e lento"
http://semiaccurate.com/forums/showp...postcount=2339

Post di un altro utente dove si evince che forse Zen avrà ancora più stadi di BD (e quindi potrà salire ulteriormente di clock)
http://semiaccurate.com/forums/showp...postcount=2344

Se hanno ragione, altro che 4GHz...

[Mister D]

Originariamente inviato da bjt2

post di Dresdenboy, dove dice che BD ha lo stesso numero di stadi dei primi Pentium 4, e che Zen avrà probabilmente più stadi del k10, quindi non sarà un chip "grasso e lento"
http://semiaccurate.com/forums/showp...postcount=2339

Post di un altro utente dove si evince che forse Zen avrà ancora più stadi di BD (e quindi potrà salire ulteriormente di clock)
http://semiaccurate.com/forums/showp...postcount=2344

Se hanno ragione, altro che 4GHz...

Se veramente fosse così e amd è riuscita ad aumentare l'ipc del 40% come da dichiarazioni ufficiali, beh:
1) keller è veramente un mostro,
2) gli studi di IBM sul miglior FO4 non erano così caccosi come qua tutti i detrattori di BD pensavano. Alla fine sarebbe invece la dimostrazione che si può fare un'ottima cpu (architettura) anche con un FO4 di 17 e che quindi quello che più ha limitato BD, oltre l'IPC basso e sotto le aspettative di tutti, era proprio il silicio (va beh questo l'avevamo capito subito )
3) le cpu zen 8 core / 16 thread saranno dei mostri rispetto agli FX83xx perché a parità di frequenza avranno più ipc, più FPU e più thread. (i calcoli che avevo fatto all'epoca quindi andrebbero presi così com'erano senza la riduzione dovuta alla frequenza che avevo ipotizzato in 3,2 Ghz 4 in turbo).

Io incrocio le dita e spero che dopo un pp di puro sterco equino stavolta sia non dico perfetto ma buono

[Mister D]

Originariamente inviato da bjt2

Cos'è RCM?

RCM sta per Resonant clock mesh.
http://www.cyclos-semi.com/technology/
http://www.globalfoundries.com/newsr...esh-technology
e come ciliegina.... articolo tecnico su come funziona questa tecnologia:
http://vlsi.ee.washington.edu/files/...oprocessor.pdf
Bisognerebbe chiedere su semiaccurate se anche Zen userà tale tecnologia o già il pp a 14 nm non necessita

[bjt2]

Originariamente inviato da gridracedriver

peccato che anche i 32nm dovevano essere migliori da questo punto di vista, ma hanno caratteristiche come i 45nm D0

con il Bulk è vero che ci sono minori margini di miglioramento ed in più contiamo che sono pure FF e non Planari ma c'è di buono che è difficile toppare al contrario del SOI



ti aggiorno

"TSMC's 16FF+ (FinFET Plus) technology can provide above 65 percent higher speed, around 2 times the density, or 70 percent less power than its 28HPM technology. Comparing with 20SoC technology, 16FF+ provides extra 40% higher speed and 60% power saving. By leveraging the experience of 20SoC technology, TSMC 16FF+ shares the same metal backend process in order to quickly improve yield and demonstrate process maturity for time-to-market value."

TSMC ha unito i 16ff ai 16ff+, prima sembrava fossero due PP differenti con il + ancora in fase di sviluppo, probabilmente hanno perso un po di tempo per quello

però è difficile che i 14nm ff LPP siano pari di questi 16ff+



Cyclos resonant clock mesh (RCM) technology

http://www.bit-tech.net/news/hardwar...s-piledriver/1


che io ricordi i primi P4 non aveva qualcosa come 32 stadi? altro che 20 e all'epoca di BD si diceva che avesse 22 stadi

dal link di anantech:
"Secondly, the Pentium 4's pipeline was 28 ("Willamette") to 39 ("Prescott") cycles. Bulldozer's pipeline is deep, but it's not that deep. The exact number is not known, but it's in the lower twenties. Really, Bulldozer's pipeline length is not that much higher than Intel's Nehalem or Sandy Bridge architectures (around 16 to 19 stages). The big difference is that the introduction of the µop cache (about 6KB) in Sandy Bridge can reduce the typical branch misprediction to 14 cycles."

Parla della branch mispredicition. Quella peggiore di BD è 20 cicli. Northwood aveva 20, nel caso migliore, immagino, perchè aveva la trace cache...

[bjt2]

Originariamente inviato da gridracedriver

peccato che anche i 32nm dovevano essere migliori da questo punto di vista, ma hanno caratteristiche come i 45nm D0

con il Bulk è vero che ci sono minori margini di miglioramento ed in più contiamo che sono pure FF e non Planari ma c'è di buono che è difficile toppare al contrario del SOI



ti aggiorno

"TSMC's 16FF+ (FinFET Plus) technology can provide above 65 percent higher speed, around 2 times the density, or 70 percent less power than its 28HPM technology. Comparing with 20SoC technology, 16FF+ provides extra 40% higher speed and 60% power saving. By leveraging the experience of 20SoC technology, TSMC 16FF+ shares the same metal backend process in order to quickly improve yield and demonstrate process maturity for time-to-market value."

TSMC ha unito i 16ff ai 16ff+, prima sembrava fossero due PP differenti con il + ancora in fase di sviluppo, probabilmente hanno perso un po di tempo per quello

però è difficile che i 14nm ff LPP siano pari di questi 16ff+



Cyclos resonant clock mesh (RCM) technology

http://www.bit-tech.net/news/hardwar...s-piledriver/1


che io ricordi i primi P4 non aveva qualcosa come 32 stadi? altro che 20 e all'epoca di BD si diceva che avesse 22 stadi

dal link di anantech:
"Secondly, the Pentium 4's pipeline was 28 ("Willamette") to 39 ("Prescott") cycles. Bulldozer's pipeline is deep, but it's not that deep. The exact number is not known, but it's in the lower twenties. Really, Bulldozer's pipeline length is not that much higher than Intel's Nehalem or Sandy Bridge architectures (around 16 to 19 stages). The big difference is that the introduction of the µop cache (about 6KB) in Sandy Bridge can reduce the typical branch misprediction to 14 cycles."

ps.
non capisco perché se apro il link del post 2344 mi riporta al 2339, intendevi questo post giusto?
http://semiaccurate.com/forums/showp...postcount=2344

70% meno potenza del 28nm?!?!?! Qualcuno ha una CPU a 28nm sottomano per testarne la potenza assorbita a 4GHz? Perchè anche prendendo il caso pessimistico di 1 core Zen=1 modulo, basta raddoppiare il consumo e togliergli un 70% ed abbiamo il consumo di uno Zen 8 core...

[Mister D]

Originariamente inviato da bjt2

70% meno potenza del 28nm?!?!?! Qualcuno ha una CPU a 28nm sottomano per testarne la potenza assorbita a 4GHz? Perchè anche prendendo il caso pessimistico di 1 core Zen=1 modulo, basta raddoppiare il consumo e togliergli un 70% ed abbiamo il consumo di uno Zen 8 core...

Prendendo per buoni i test di tom's hardware (e sappiamo tutti quanto vogliono bene ad amd - così tutti i disfattisti della domenica non possono dire nulla-):
http://www.tomshw.it/articoli/recens...7890k-75493-p2
126,1 watt sotto prime95.
126,1*2*0,3= 75,66 watt. Ecco fatto.
E voglio vedere bristol ridge che è excavator ma con tpd a 65 watt.
Incomincio a pensare anche io che 8 core /16 thread in 95 watt di TDP ci stiano tutti, a meno proprio che i rumors siano sbagliati (FO4 molto più alto) o che ancora un'altra volta il pp sia di puro sterco equino (non ci voglio pensare )

EDIT: era troppo bello per essere vero. l'a10 ha solo 2 moduli se moltiplico per 2 arrivo a 4 moduli cioè un fx attuale. E poi non ho tenuto conto dei 17 watt della gpu in idle. Rifacciamo:
126,1-17,1=109*4*0,3= 130,8 watt con frequenza 4,1 GHz. Mi sa che devono limare ancora quelli di amd

[paolo.oliva2]

Originariamente inviato da bjt2

Cos'è RCM?

La gestione dei clock, Risonant Clock Mash (non sono sicuro che è scritto così ).
Praticamente era stato introdotto dall'8350/Piledriver, per diminuire il TDP e per poter aumentare le frequenze (8150/Zambesi).
Allora la voce era che l'RCM era ottimizzato fino a 3GHz, ma già Piledriver aveva 4GHz e l'8370 idem ma abbassando ancor più il TDP a parità di frequenza.

E' per questo che ho riserve (positive) circa i dubbi su frequenze massime di determinati accorgimenti... perchè l'RCM lo si dava max 3GHz e nella realtà assolve la sua funzione anche a frequenze ben superiori, ed ancor più con le HDL, perchè se ricordo bene all'inizio si diceva che andavano bene per le VGA perchè il clock era su 1GHz... ma Carrizo direi che ha un comportamento ottimale anche a 3GHz... quindi sono tutti tabù ampiamente superati.

[bjt2]

Originariamente inviato da Mister D

Prendendo per buoni i test di tom's hardware (e sappiamo tutti quanto vogliono bene ad amd - così tutti i disfattisti della domenica non possono dire nulla-):
http://www.tomshw.it/articoli/recens...7890k-75493-p2
126,1 watt sotto prime95.
126,1*2*0,3= 75,66 watt. Ecco fatto.
E voglio vedere bristol ridge che è excavator ma con tpd a 65 watt.
Incomincio a pensare anche io che 8 core /16 thread in 95 watt di TDP ci stiano tutti, a meno proprio che i rumors siano sbagliati (FO4 molto più alto) o che ancora un'altra volta il pp sia di puro sterco equino (non ci voglio pensare )

EDIT: era troppo bello per essere vero. l'a10 ha solo 2 moduli se moltiplico per 2 arrivo a 4 moduli cioè un fx attuale. E poi non ho tenuto conto dei 17 watt della gpu in idle. Rifacciamo:
126,1-17,1=109*4*0,3= 130,8 watt con frequenza 4,1 GHz. Mi sa che devono limare ancora quelli di amd

Beh, 130W per 8 core Zen a 4.1GHz non è male se teniamo conto che è Tom's ( ) e poi c'è la questione HDL (scusate se chiedo, ma mi sono disinteressato delle CPU negli ultimi tempi...): la APU testata ha le HDL o no?

Perchè oltre al fattore tom's ( ) allora ci sarebbe anche questa cosina...

[Mister D]

Originariamente inviato da paolo.oliva2

La gestione dei clock, Risonant Clock Mash (non sono sicuro che è scritto così ).
Praticamente era stato introdotto dall'8350/Piledriver, per diminuire il TDP e per poter aumentare le frequenze (8150/Zambesi).
Allora la voce era che l'RCM era ottimizzato fino a 3GHz, ma già Piledriver aveva 4GHz e l'8370 idem ma abbassando ancor più il TDP a parità di frequenza.

E' per questo che ho riserve (positive) circa i dubbi su frequenze massime di determinati accorgimenti... perchè l'RCM lo si dava max 3GHz e nella realtà assolve la sua funzione anche a frequenze ben superiori, ed ancor più con le HDL, perchè se ricordo bene all'inizio si diceva che andavano bene per le VGA perchè il clock era su 1GHz... ma Carrizo direi che ha un comportamento ottimale anche a 3GHz... quindi sono tutti tabù ampiamente superati.

Vai a vedere i link che ho postato tra cui la pagina del produttore del RCM e già lì davano 4GHz+ per il RCM ergo non so perché all'epoca si diceva 3 GHz max. Mah

[Mister D]

Originariamente inviato da bjt2

Beh, 130W per 8 core Zen a 4.1GHz non è male se teniamo conto che è Tom's ( ) e poi ci sono due cose (scusate se chiedo, ma mi sono disinteressato delle CPU negli ultimi tempi...):

1) La APU testata è 32nm SOI o 28nm Bulk?
2) La APU testata ha le HDL o no?

Perchè oltre al fattore tom's ( ) allora ci sarebbero anche quegli altri due fattori...

L'apu testata è 28 nm bulk e non penso abbia le HDL perché partono con core excvator per ora solo mobile e due cpu (athlon 835 e 845 su FM2+) e fra poco anche desktop con bristol ridge su AM4 e ddr4.

[paolo.oliva2]

Originariamente inviato da Mister D

Prendendo per buoni i test di tom's hardware (e sappiamo tutti quanto vogliono bene ad amd - così tutti i disfattisti della domenica non possono dire nulla-):
http://www.tomshw.it/articoli/recens...7890k-75493-p2
126,1 watt sotto prime95.
126,1*2*0,3= 75,66 watt. Ecco fatto.
E voglio vedere bristol ridge che è excavator ma con tpd a 65 watt.
Incomincio a pensare anche io che 8 core /16 thread in 95 watt di TDP ci stiano tutti, a meno proprio che i rumors siano sbagliati (FO4 molto più alto) o che ancora un'altra volta il pp sia di puro sterco equino (non ci voglio pensare )

EDIT: era troppo bello per essere vero. l'a10 ha solo 2 moduli se moltiplico per 2 arrivo a 4 moduli cioè un fx attuale. E poi non ho tenuto conto dei 17 watt della gpu in idle. Rifacciamo:
126,1-17,1=109*4*0,3= 130,8 watt con frequenza 4,1 GHz. Mi sa che devono limare ancora quelli di amd

Dici? A me andrebbe più che bene.
Praticamente avrebbe le stesse frequenze def Piledriver nei 125W, ma con tutta probabilità un turbo ben più alto dei 200/300MHz applicati da PD su metà dei core.
Senza contare che alle stesse frequenze praticamente Zen risulterebbe del 65% più potente a core (+40% zen --> XV e XV con IPC superiore su PD), con l'aggiunta dell'SMT che praticamente renderebbe un Zen in MT quanto un X16 PD.
Se venduto ad un prezzo umano, per un uso desktop avrebbe sempre una riserva di elaborazione fantastica (16 TH), tanto che nell'uso non intensivo sarebbe un procio con un'abbondanza di L3 superlativa...