Memorie DDR: guida tecnica ed evoluzione del mercato

[Vifani]

Bravissimo alberto Molto professionale e chiaro

[yossarian]

Originariamente inviato da lowenz

C'è una cosa che non mi torna:
CAS Latency (Tcl): indica il ritardo, in termini di cicli di clock, tra l'inoltro di una richiesta in lettura e l'istante in cui il dato è pronto per l'uscita.

"Cycle Time (Tras): intervallo di tempo (espresso in cicli di clock) necessario per prelevare un dato da una cella di memoria e renderlo disponibile per l'output."

Detto così ci sono tante interpretazioni
IMHO il primo è corretto, ma il secondo lo definirei come il tempo fra l'immissione di una richiesta e la successiva immissione di richiesta (questo è il cycle, non è inirente al fatto che il dato sia in uscita o meno).

Ho sempre preferito chiamarli:
-Latenza (tempo) di accesso (accesso che infatti è legato alla decodifica di colonna, e infine all'output)
-Tempo di ciclo (legato alla distanza temporale fra un RAS e il successivo)

ciao lowenz

il tempo che intercorre tra due richieste successive è il tRC, che è somma del tRP (tempo di precarica) e il tRAS (tempo di transito dei dati, che indica per quanto tempo il canale di transito dei dati resta attivo); anzi, ad essere pignoli, il tRC è la somma di tRAC, tRP e tRAS, dove il tRAC è l'intervallo di tempo necessario ai decoder (di riga e colonna) a leggere il dato e il relativo indirizzo

p.s. (tutta colpa dei massoni)

[swarzy85]

Intanto ringrazio tutti per il feedback

Aggiungo che qui è possibile trovare tantissimi pdf interessanti e facilmente comprensibili (sono presenti numerosi grafici che aiutano la comprensione).

Inoltre questo pdf Corsair fornisce delle buone nozioni di base.

[bluevil]

Mi potevate chiamare, ho seguito 2 volte ( ) il corso di Elettronica dei Sistemi digitali al Poli di Milano

Le differenze tra SRAM e DRAM in I/O stanno anche nel fatto che il sensing del valore del bit di una cella viene effettuato - sempre in modo differenziale tramite sense amplifier - dopo la decodifica di colonna nelle SRAM e prima della decodifica di colonna nelle DRAM
Nelle SRAM inoltre capita che il sense amplifier sia un componente ANALOGICO (e non digitale, eggià ), cioè ha un comportamento legato ad uno spazio di valori (di tensione) non discretizzato ma continuo.

ciao lowenz,

ho seguito un pò lo sviluppo di questo pezzo, soprattutto per quanto riguarda la parte pubblicata, e non posso far altro che complimentarmi col "collega" per la qualità e la chiarezza della trattazione.
Sono quindi fondamentalmente d'accordo con Alberto quando parla delle differenze tra DRAM e SRAM puntando il dito sulla tecnologia impiegata per la realizzazione delle celle (del resto un motivo ci sarà se 3 delle 4 lettere nella sigla coincidono ed a cambiare sono la D di Dynamic o la Static). Indubbiamente esistono molte altre differenze tra questi tipi di memorie (inutile dilungarsi, praticamente da anni le due tecnologie hanno assunto caratteristiche così diverse da far registrare costi, e quindi anche applicazioni, completamente differenti). La tecnologia impiegata per la rilevazione del contenuto della cella è stata trattata in maniera esaustiva e con dovizia di particolari; sono tuttavia sicuro che converrai con me che, evidentemente, il sistema di sensing non è la differenza "principale" tra DRAM e SRAM.
Concordo, quindi, sostanzialmente con la definizione data nell'articolo e rinnovo i complimenti al buon swarzy ed anche all'ing. yossarian(grande Stefano, non ti smentisci mai)!
Saluti

[lowenz]

Originariamente inviato da yossarian

ciao lowenz

il tempo che intercorre tra due richieste successive è il tRC, che è somma del tRP (tempo di precarica) e il tRAS (tempo di transito dei dati, che indica per quanto tempo il canale di transito dei dati resta attivo); anzi, ad essere pignoli, il tRC è la somma di tRAC, tRP e tRAS, dove il tRAC è l'intervallo di tempo necessario ai decoder (di riga e colonna) a leggere il dato e il relativo indirizzo

OK, ci siamo. Infatti è quello che nell'articolo è scritto dopo come "Row Cycle Time (Trc)". Per me quello è il "ciclo" in una RAM

[lowenz]

Originariamente inviato da bluevil

La tecnologia impiegata per la rilevazione del contenuto della cella è stata trattata in maniera esaustiva e con dovizia di particolari; sono tuttavia sicuro che converrai con me che, evidentemente, il sistema di sensing non è la differenza "principale" tra DRAM e SRAM.

Sicuramente la più grossa differenza sta nel fatto che una usa la retroazione positiva (SRAM), l'altra un semplice condensatore
Ahimè però l'implementazione di lettura/scrittura è un po' diversa (e più complicata) del principio perchè di solito nelle DRAM ci si avvale di volta in volta anche della bit line vicina alla bit line indirizzata come dummy bit line (in pratica ogni bit line può fare da dummy bit line per la vicina) per effettuare poi una lettura differenziale fra le 2 ed ottenere il valore del bit presente nella cella cercata tramite amplificazione della differenza letta (e qui interviene il sense amplifier). Nelle SRAM la "dummy bit line" (che non si chiama più così ma è semplicemente l'uscita dell'altro invertitore) invece c'è gratuitamente nella stessa cella, non c'è bisogno di scomodare la bit line della colonna di celle vicina.

Tutto questo lo dico semplicemente per dare informazioni a chi le cose dell'articolo già le sapeva (c'è sempre qualcosa di nuovo da scoprire in quel bellissimo universo che è l'hardware) senza NULLA TOGLIERE (ci mancherebbe altro) al completissimo lavoro fatto da Alberto e Stefano

[mahrius]

bellissimo articolo
sono commosso... ho stampato tutto

complimenti

[lupezio]

Sono il fortunato (o forse non troppo...dati i risultati) possessore
di una coppia di Hyper-X ULK2 (2x512Mb cad.) che viaggiano in dual
channel su una Asus A8N-SLI Deluxe, purtroppo siccome non so
quali settaggi dare ad ogni singola voce del BIOS nel menu DRAM
SETTINGS, se lascio su AUTO il PC funziona alla grande, mentre
specificando manualmente i parametri (io so solo che sono 2-2-2-5
@2.6v, come da label adesivo sulle memorie stesse) per il resto è
VUOTO ASSOLUTO, provando a dare agli altri parametri i settaggi
più spinti, mi capitano continui frustranti freezes e riavvii inattesi.
Gradirei, se qualcuno potesse aiutarmi, sapere come settare i
restanti parametri delle mie memorie nel BIOS o quantomeno, se
aveste un link da segnalarmi, proverei a dare una lettura a quanto
mi direte voi...
Vi domando inoltre alcune info aggiuntive su A64 Tweaker, dove
si reperisce? Lo programma direttamente AMD o è un progetto non
ufficiale? Qual'è la pagina ufficiale di riferimento? E' freeware?
Grazie a tutti per la pazienza e gli aiuti & consigli che mi darete.

[lowenz]

http://xtremesystems.org/forums/showthread.php?t=37345

L'autore è chi ha aperto il thread, CodeRed. L'ultima beta disponibile (15 giugno) è questa http://www.cranox.com/Software/A64-T...r_V0.6beta.zip

Tipicamente il parametro più importante è il 2T timing negli A64 (da quello che so dato che io ho un XP). Se riesci a settarlo a 1T (quindi 2T DISABLE) è già una bella cosa.

Per testare se il sistema è stabile o meno consiglio una sessione di goldmemory o, se non hai esigenze si stabilità granitica, memtest86+

http://www.goldmemory.cz
http://www.memtest.org/

Cmq se le memoria by SPD (=AUTO) dicono al BIOS di settare in automatico 2-2-2-5.....non cercherei molto di più: a latenze più basse di così è difficile andare

Scarica le ISO da masterizzare, setta il boot da CD e segui le istruzioni

Da windows invece c'è S&M (almeno per il processore ha buona fama di test spakkaprocio ):
http://www.benchmarkhq.ru/be_cpu.html#snm
oppure, riportato anche in HWUpgrade oggi, RMMA:
http://cpu.rightmark.org/products/rmma.shtml

[swarzy85]

Originariamente inviato da lupezio

Sono il fortunato (o forse non troppo...dati i risultati) possessore
di una coppia di Hyper-X ULK2 (2x512Mb cad.) che viaggiano in dual
channel su una Asus A8N-SLI Deluxe, purtroppo siccome non so
quali settaggi dare ad ogni singola voce del BIOS nel menu DRAM
SETTINGS, se lascio su AUTO il PC funziona alla grande, mentre
specificando manualmente i parametri (io so solo che sono 2-2-2-5
@2.6v, come da label adesivo sulle memorie stesse) per il resto è
VUOTO ASSOLUTO, provando a dare agli altri parametri i settaggi
più spinti, mi capitano continui frustranti freezes e riavvii inattesi.
Gradirei, se qualcuno potesse aiutarmi, sapere come settare i
restanti parametri delle mie memorie nel BIOS o quantomeno, se
aveste un link da segnalarmi, proverei a dare una lettura a quanto
mi direte voi...
Vi domando inoltre alcune info aggiuntive su A64 Tweaker, dove
si reperisce? Lo programma direttamente AMD o è un progetto non
ufficiale? Qual'è la pagina ufficiale di riferimento? E' freeware?
Grazie a tutti per la pazienza e gli aiuti & consigli che mi darete.

Se mi passi tutti i settaggi presenti nel tuo bios cerco di darti una mano (anche perchè Raffaele aveva il tuo stesso "problema" e alla fine abbiamo risolto rilassando alcuni timings).

Ti consiglio, comunque, di incrementare il Vddr di 0.1v (anche @ 2.8v non correresti alcun rischio con le memorie in tuo possesso).
Memorie che reggano timings spinti con 2.6v non è facilissimo; il produttore le certifica a 2.6v ma poi è anche da verificare su quali piattaforme/schede madri siano stati effettuati i test.
Anche su schede madri con lo stesso chipset il comportamento dei moduli è spesso differente.

[yossarian]

Originariamente inviato da lowenz

Sicuramente la più grossa differenza sta nel fatto che una usa la retroazione positiva (SRAM), l'altra un semplice condensatore
Ahimè però l'implementazione di lettura/scrittura è un po' diversa (e più complicata) del principio perchè di solito nelle DRAM ci si avvale di volta in volta anche della bit line vicina alla bit line indirizzata come dummy bit line (in pratica ogni bit line può fare da dummy bit line per la vicina) per effettuare poi una lettura differenziale fra le 2 ed ottenere il valore del bit presente nella cella cercata tramite amplificazione della differenza letta (e qui interviene il sense amplifier). Nelle SRAM la "dummy bit line" (che non si chiama più così ma è semplicemente l'uscita dell'altro invertitore) invece c'è gratuitamente nella stessa cella, non c'è bisogno di scomodare la bit line della colonna di celle vicina.

Tutto questo lo dico semplicemente per dare informazioni a chi le cose dell'articolo già le sapeva (c'è sempre qualcosa di nuovo da scoprire in quel bellissimo universo che è l'hardware) senza NULLA TOGLIERE (ci mancherebbe altro) al completissimo lavoro fatto da Alberto e Stefano

vero; questo dipende dal fatto che una singola cella di SRAM single port è composta da 6 transistor, due dei quali forniscono i due diversi valori di bit line da inviare al sense amplifier (una cella dual port ne ha addirittura 8), mentre una singola cella di DRAM è composta da 3 o, addirittura, da un solo transistor e, di conseguenza, fornisce una sola bit line e, per fare una lettura di tipo differenziale, si ha bisogno di un secondo valore di riferimento. Uno dei vantaggi della SDRAM, rispetto alla SRAM, è, infatti, proprio relativo alla dimensione delle celle (e quindi allo spazio occupato). Il motivo per cui, ad esempio, Ati, nell'R500, ha fatto ricorso a eDRAM (contenente una porzione di SRAM e una di SDRAM) è da ricercarsi proprio nel fatto che la eDRAM unisce i vantaggi della SDRAM (maggiore stabilità e minor spazio occupato) a quelli della SRAM (maggior velocità e latenze nettamente inferiori).

p.s. il lavoro è stato fatto da Alberto e il merito è tutto suo; mi ha chiesto solo di controllare alcune cose su cui era in dubbio

[bond_san]

GRAZIE ! GRAZIE ! FANTASTICO !!!

[lvarria]

Ma dove posso trovare la seconda parte? (Quella dei moduli testati)

[yossarian]

Originariamente inviato da lvarria

Ma dove posso trovare la seconda parte? (Quella dei moduli testati)

deve ancora essere pubblicata

[swarzy85]

Originariamente inviato da lvarria

Ma dove posso trovare la seconda parte? (Quella dei moduli testati)

Paolo ha fatto riferimento a lunedì come data probabile ma non so se riuscirà ad impaginare tutto entro quel giorno
Comunque giorno più, giorno meno, verrà pubblicata all'inizio della prossima settimana.

[tazok]

domanda:

come mai dopo l'overclock ut2004 ha diminuito i suoi fps?
ok che non è un test cpu sensitive,però è assurdo che dopo un aumento di prestazioni calino i frame al secondo,al max dovrebbero rimanere uguali!!

boh

[royal]

bellissima guida,complimenti davvero
tente cose le sapevo già..cmq un po di teoria non guasta MAI
mi piacerebbe leggere una cose del genere anche sulle DDR2 visto che ormai si stanno allargando..
come ben sapete nel 2006 anche AMD passa alle nuove memorie, mi piacerebbe conoscerle di più..perche non si sa un granchè..

[lowenz]

Originariamente inviato da royal

mi piacerebbe leggere una cose del genere anche sulle DDR2 visto che ormai si stanno allargando..

Prego

The latest memory for mainstream personal computers is DDR2. DDR2 solves some of the problems inherent with original DDR (now known as DDR1). For example, DDR2 has on-die termination, which improves signal integrity at higher clock rates.
DDR2 also solves the power and heat problem in a clever way. The actual memory core clock is 1/2 the clock rate "seen" by the system. DDR1, by contrast, clocks the core at the same speed as the external I/O clock. For example, DDR2/533 clocks at 266MHz -- but the internal core clock is 133MHz. The I/O buffer clock is 266MHz, and that's the clock rate that the system understands. To get around this seeming contradiction, DDR2 batches up four bits per clock cycle.

Since the I/O buffers run twice as fast, it really only hands off two bits per I/O clock cycle. So internally, the core is presenting data to the I/O buffers at quad data rate, but externally, the system sees two data items per clock cycle. In other words, DDR2 prefetches four data items, while DDR1 only prefetches two data items, per I/O clock cycle.

Latencies are also different. DDR1 CAS latencies could be as low as 2 clock cycles, though typical modules in OEM systems are 2.5 or 3 clocks. The DDR write latency is one clock, but as the external frequency goes up, that's too little time. So DDR2 adopts a simple algorithmic approach, where write latency is always CAS latency - 1. So if CAS is set to 4 -- typical for current DDR2 modules, write latencies are 3 cycles.

From the perspective of the system, the actual delay hasn't changed much. CAS2 for DDR400 is roughly 15ms, while CAS4 for DDR2/533 is about the same. Overall bandwidth goes up, because the relatively slow latency is for that first read of the memory row. After that, memory streams out to the system per the higher clock rate. Of course, if the system is running DDR2/400, you may see little or no gain in performance.

Power issues are addressed by lowering the voltage from 2.5V to 1.8V. As memory capacities increase, the power required by the added memory also goes up. Dr. Michael Schuette of Lost Circuits estimates that 4GB of DDR1 memory consumes 35-40W of power. The reduced voltage means power requirements also goes down, to about 25-30W for a 4GB system. The lower voltage also helps enable higher clock frequencies.

[swarzy85]

Originariamente inviato da tazok

domanda:

come mai dopo l'overclock ut2004 ha diminuito i suoi fps?
ok che non è un test cpu sensitive,però è assurdo che dopo un aumento di prestazioni calino i frame al secondo,al max dovrebbero rimanere uguali!!

boh

Ciao
Non è stata incrementata la frequenza operativa, pertanto non si può parlare di overclock.
Nella tabella sono stati riportati i risultati dei test condotti in due differenti condizioni, al fine di simulare i guadagni prestazionali ottenibili spendendo 10 minuti del proprio tempo per cercare di ottenere il compromesso migliore tra stabilità operativa e timings.
Nella colonna "Manual" sono riportati i test condotti impostando manualmente diversi settaggi disponibili nel bios della DFI nF4 SLI-D e nel software A64 Tweaker.
Nella colonna "Auto" sono presenti i test condotti impostando da bios la voce Auto per tutte le latenze d'accesso.
Ovviamente, settando manualmente i timings, è stato possibile guadagnare parecchio in termini prestazionali.
Da questo derivano le prestazioni superiori, non solo in UT2004, ma anche in tutti gli altri test utilizzati.

Antalus 640x480 581.4fps 600.3fps
Antalus 1024x768 553.3fps 567.1fps
Asbestos 640x480 442.9fps 464.4fps
Asbestos 1024x768 442.8fps 463.4fps

In definitiva: conviene acquisire confidenza con il proprio sistema per sfruttarlo al massimo. Impostazioni troppo conservative (come quelle impostate lasciando su Auto i timings) determinano performance nettamente inferiori a parità di hw.

[swarzy85]

Originariamente inviato da royal

bellissima guida,complimenti davvero
tente cose le sapevo già..cmq un po di teoria non guasta MAI
mi piacerebbe leggere una cose del genere anche sulle DDR2 visto che ormai si stanno allargando..
come ben sapete nel 2006 anche AMD passa alle nuove memorie, mi piacerebbe conoscerle di più..perche non si sa un granchè..

Sicuramente ci saranno profondimenti anche in quella direzione