[Thread Ufficiale] Aspettando le nuove CPU AMD Ryzen

[paolo.oliva2]

DOCUMENTO UFFICIALE AMD ZEN6

https://docs.amd.com/v/u/en-US/69163-VenicePMC-pub

https://www.tomshardware.com/pc-comp...r-capabilities

[sbaffo]

Originariamente inviato da paolo.oliva2

DOCUMENTO UFFICIALE AMD ZEN6

https://docs.amd.com/v/u/en-US/69163-VenicePMC-pub

https://www.tomshardware.com/pc-comp...r-capabilities

Ahia, toms parla di ipc single thread non un gran che, sacrificato per il multithreading, mi ricorda il Phenom....

[Evilquantico]

Originariamente inviato da sbaffo

Ahia, toms parla di ipc single thread non un gran che, sacrificato per il multithreading, mi ricorda il Phenom....

No... mannaggia volevo un bel boost in IPC... speriamo che si sbagliano

[paolo.oliva2]

Da quello che ho capito:

Zen 6 vs Zen 5 – differenza concettuale
Zen 5 (e Zen 4 prima)
Zen 5 è l’evoluzione finale del paradigma classico AMD:
core moderatamente larghi
forte attenzione a:
latenza
IPC single-thread
SMT presente, ma non centrale
filosofia:
“Rendere ogni thread il più veloce possibile”
Caratteristiche implicite:
ottime prestazioni ST
buon bilanciamento desktop/gaming
prevedibilità del comportamento

In pratica:
Zen 5 = core efficienti, veloci, ma non estremi

Zen 6
Zen 6 cambia obiettivo:
core molto larghi (8-wide dispatch)
SMT centrale, non accessorio
progettato per:
saturare il backend
mantenere alte prestazioni anche con stalli
focus su throughput, non solo latenza
Filosofia:
“Non rendere il singolo thread perfetto, ma tenere il core sempre occupato”
Conseguenze:
un solo thread non sempre sfrutta tutto il core
due thread ben bilanciati → salto prestazionale netto
più sensibile alla qualità del software / scheduler

Però bisogna considerare che Zen5 N4P e Zen6 N2P... che comporterebbe un aumento della frequenza massima di quasi il 10%... anche se l'IPC ST di Zen6 calasse, difficilmente la perdita sarà superiore all'aumento della frequenza, quindi Zen6 probabilmente avrà una prestazione finale ST superiore a Zen5, mentre più marcato sarà il guadagno MT.
Su questa base, nel game bisognerà vedere quanto inciderà l'aumento della L3 on chiplet e 3D (i 4MB/core senza L3/3D e i 12MB/core con L3 3D rimangono gli stessi, ma in game, a carico core UGUALE, la L3 passerà da 32MB a 48MB e la totale, con l'impilata, da 96MB a chiplet a 144MB), l'IF aumenterà di certo ed idem il supporto alle DDR5.
In MT, già il +50% di core-count, parla da sè.

----------------------------------------------------

Io avevo supposto Zen7 ancora su AM5 per il semplice motivo che il cambio socket (AM5 --> AM6 avverrà in concomitanza con il passaggio alle DDR6, e le DDR6 sarebbero commercialmente idonee verso il 2029-2030).

E' un rumor... però:

https://www.tweaktown.com/news/10942...ex.html?iabc=1

AMD's future-gen Zen 8 'Penelope' and Zen 9 'Nemesis' CPU leaks, both on new AM6 socket

TL;DR: AMD's future Zen CPU roadmap reveals Zen 6 ("Medusa"), Zen 7 ("Prometheus") on AM5 socket with DDR5 and PCIe Gen5, followed by Zen 8 ("Penelope") and Zen 9 ("Nemesis") launching around 2029-2033 on the new AM6 socket, supporting DDR6 and PCIe Gen6 for advanced performance and compatibility.

[MisterD.83]

Salve,
guardate che state ragionando su un assunto scorretto di tom's hardware. Dare priorità al multithreading non vuol dire per forza regredire in IPC. Anzi un modo per non dovere banalmente replicare i core sprecando spazio è aumentare il ILP di un singolo core e di conseguenza aumentare il suo IPC.

D'altronde le ultime architetture sia di apple che di intel hanno visto progressivamente diventare sempre più wide e l'effetto è stato quello di aumentare l'IPC. Anzi è una cosa voluta. Poi apple ha spinto sul massimizzare compiti singole thread per poi avere vantaggi in MT solo aumentando progressivamente il numero dei core e togliendo i deficit di frequenza quando tutti i core sono in carico.

Intel invece ha iniziato un percorso di rivisitazione delle proprie architetture per i core P e soprattutto gli E aumentando tantissimo i decode e dispachter, appunto passando a 8 wide (i prossimi forse ho letto pure 9 wide) proprio per aumentare ILP e di conseguenza IPC.

Secondo voi AMD, dopo aver negli anni guidato in campo x86 architetture ad alto IPC per quale motivo dovrebbe decidere di diminuire.

Premesso questo ecco cosa vede Gemini 3 facendogli analizzare il manuale:
"In sintesi: cosa aspettarsi?
Dal manuale si capisce che Zen 6 non è un semplice "refresh", ma un redesign profondo. Se Zen 5 era focalizzato sull'efficienza e sulla pulizia dell'architettura, Zen 6 è costruito per la forza bruta:

IPC: L'allargamento a 8-wide suggerisce un incremento IPC a doppia cifra (probabilmente tra il 15% e il 20%).

Focus: È un'architettura nata per i data center (AI e Cloud) che porterà benefici enormi anche lato consumer, specialmente in compiti multi-thread e gaming ad alto refresh rate.

Questo documento "tecnico e asciutto" è la conferma che la presentazione al CES 2026 di cui parlavamo prima sarà basata su un'architettura estremamente solida."

chatgpt fa ragionamenti simili ma è più prudente sull'IPC stimato, soffermandosi di più sul fatto che per tradursi in aumenti corposi di IPC, AMD dovrà per forza migliorare front-end e back-end perché non diventino loro il collo di bottiglia nel passaggio a 8 wide (direi più che corretto come ragionamento).

Concludo augurando buon Natale a tutto il thread!