[Thread Ufficiale] Aspettando le nuove CPU AMD Ryzen

[paolo.oliva2]

Mah... io guardo sto dato:



Considerando il +50% di core-count (X16 --> X24), un aumento dell'efficienza del 70% vorrebbe dire che a parità di frequenza di come hanno ricavato quel +70% su Zen5 N4P, l'X24 dovrebbe ottenere la stessa frequenza nonostante +50% di core-count, ad un consumo inferiore, e non è una virgola, perchè (ammesso che l'N2P scali uguale, ma dai rumopr meglio) vorrebbe dire che da un 9950X X16 5,4GHz a 230W (esempio) si passerebbe al Zen6 X24 sempre a 5,4GHz ma a < di 200W. oppure, grossomodo, a 5,5/5,6GHz su 24 core sempre a 230W.

Ma lo stesso sarebbe repricabile con esempio da un 9700X X8 @5,4GHz ad un Zen6 X12 a 5,5/5,6GHz allo stesso consumo... non è assolutamente una paglia.

[mikael84]

Originariamente inviato da paolo.oliva2

Mah... io guardo sto dato:

Considerando il +50% di core-count (X16 --> X24), un aumento dell'efficienza del 70% vorrebbe dire che a parità di frequenza di come hanno ricavato quel +70% su Zen5 N4P, l'X24 dovrebbe ottenere la stessa frequenza nonostante +50% di core-count, ad un consumo inferiore, e non è una virgola, perchè (ammesso che l'N2P scali uguale, ma dai rumopr meglio) vorrebbe dire che da un 9950X X16 5,4GHz a 230W (esempio) si passerebbe al Zen6 X24 sempre a 5,4GHz ma a < di 200W. oppure, grossomodo, a 5,5/5,6GHz su 24 core sempre a 230W.

Ma lo stesso sarebbe repricabile con esempio da un 9700X X8 @5,4GHz ad un Zen6 X12 a 5,5/5,6GHz allo stesso consumo... non è assolutamente una paglia.

Quella slide dovrebbe riferirsi agli ambiti epyc core C. Ovvero da 192 core, si passerà a 256 core >1,3x. E quel >70%, dovrebbe garantire appunto un >70 di performance a 500watt. Quindi 256 core operanti a clock più elevati dei 3,7 dati dai 3nE, più IPC e quant'altro.
Dalle slide di TSMC, il N2P è dato il 18% più performante, rispetto i 3nE, ed i 3nm non sono usciti benissimo, e nonostante ciò hanno portato il 20% di boost rispetto i 5nm, ma con il +12% sui consumi.

Sui zen tradizionali, dovremmo avere un 50% dei core, da 8 a 12.

Questa sarà la prima introduzione dei GAAFET, che intel anticiperà con i 18A.

[paolo.oliva2]

Quello che rimane da scoprire è che AMD nella road-map ufficiale ha dichiarato Zen6 nel 2026 e Zen7 nel 2027.

Da quel che ho capito, l'N2P doveva essere GAAFET, ma poi TSMC ha preferito farli sempre FINFET, è l'N2X che dovrebbe essere GAAFET ed idem l'A14.

Quindi dovrebbe esserci Zen6 sull'N2P e Zen7 sull'N2X... a meno che (ma dovrebbe esserci un anticipo di 6-9 mesi) Zen6 sull'N2X e Zen7 sul 14A... ma è molto improbabile perchè non avrebbe senso un Zen7 14A e ancora DDR5, ma per un sfruttamento a 360°, A14 + DDR6 + un Zen7 con più IPC.

Con il prezzo delle DDR5 che è praticamente raddoppiato, roba che le DDR6 costeranno 4X le DDR5 di 1 mese addietro...

[Ubro92]

Zen 7 penso se ne parli non prima del 2028 e con le DDR6 sul mercato.

Se tutto va bene, verso metà/fine 2026 dovremmo vedere Zen6 su desktop e Medusa point nel mobile.

[mikael84]

Originariamente inviato da paolo.oliva2

Quello che rimane da scoprire è che AMD nella road-map ufficiale ha dichiarato Zen6 nel 2026 e Zen7 nel 2027.

Da quel che ho capito, l'N2P doveva essere GAAFET, ma poi TSMC ha preferito farli sempre FINFET, è l'N2X che dovrebbe essere GAAFET ed idem l'A14.

Quindi dovrebbe esserci Zen6 sull'N2P e Zen7 sull'N2X... a meno che (ma dovrebbe esserci un anticipo di 6-9 mesi) Zen6 sull'N2X e Zen7 sul 14A... ma è molto improbabile perchè non avrebbe senso un Zen7 14A e ancora DDR5, ma per un sfruttamento a 360°, A14 + DDR6 + un Zen7 con più IPC.

Con il prezzo delle DDR5 che è praticamente raddoppiato, roba che le DDR6 costeranno 4X le DDR5 di 1 mese addietro...

I 2nm sono tutti GAAFET. 2nmp è la variante performance.
A14 è dato per il 2028, che migliora A16.

[Evilquantico]

Non sto capendo...

Zen 7 è previsto nel 2027 o 2028 ? e quando le DDR 6 ? Zen 7 supporterà solo le DDR 6 ?

[Ubro92]

Originariamente inviato da Evilquantico

Non sto capendo...

Zen 7 è previsto nel 2027 o 2028 ? e quando le DDR 6 ? Zen 7 supporterà solo le DDR 6 ?

Per Zen7 non si sa nulla, ma considerato i nodi in gioco e il salto di performance, dubito fortemente si resti legati su AM5...

Per le DDR6 si parlava del 2027 ma non c'è una data specifica, e penso che inizialmente l'adozione sarà per lo più nel settore mobile e server, il clock parte da 8800mt/s fino a 17600mt/s ++, praticamente il doppio delle attuali DDR5.

https://www.hwupgrade.it/news/memori...-s_141556.html

Personalmente penso che la data più probabile per AM6 e Zen7 sia verso il 2028.

[paolo.oliva2]

Originariamente inviato da mikael84

I 2nm sono tutti GAAFET. 2nmp è la variante performance.
A14 è dato per il 2028, che migliora A16.

Vero....

1. N2 (2 nm base)
Produzione: prevista per il 2025.
Transistor: GAA nanosheet (TSMC li chiama “nanosheet GAA FET”).
Vantaggi dichiarati: +10–15 % prestazioni a parità di consumo oppure –25–30 % consumo a parità di prestazioni rispetto a N3E.
Target: mobile e HPC.

2. N2P
Produzione: 2026.
Transistor: stessa base GAA, con ottimizzazioni per frequenze più alte e minore leakage.
Vantaggi: +10 % prestazioni o –5–10 % consumo rispetto a N2.
3. N2X
Produzione: dopo il 2026, dedicato a segmenti high-performance computing.
Transistor: GAA ottimizzati per correnti più elevate, con design termico e di alimentazione rinforzato.
Target: CPU server e GPU.

4. N2T (nome non ufficiale / in ricerca)
Variante ottimizzata per basso consumo o per SoC mobili; sempre basata su GAA.

5. Fino a N2, nessun nodo TSMC usa FinFET.
Gli ultimi FinFET sono nei nodi N3, N3E, N3P, N3X.
Dal nodo N2 in poi TSMC passa interamente a GAA nanosheet.

Originariamente inviato da Ubro92

Per Zen7 non si sa nulla, ma considerato i nodi in gioco e il salto di performance, dubito fortemente si resti legati su AM5...

Per le DDR6 si parlava del 2027 ma non c'è una data specifica, e penso che inizialmente l'adozione sarà per lo più nel settore mobile e server, il clock parte da 8800mt/s fino a 17600mt/s ++, praticamente il doppio delle attuali DDR5.

https://www.hwupgrade.it/news/memori...-s_141556.html

Personalmente penso che la data più probabile per AM6 e Zen7 sia verso il 2028.

Al Finanzial day AMD ha postato la road-map Epyc... Zen6 2026 e Zen7 2027. Preciso... guarda l'MI500 (mi pare), AMD ha riportato che sarà basato su Zen7 e nel contempo ha detto che sarà disponibile nel 2027. Quindi...

Oltre a Zen 6, AMD sta anche confermando per la prima volta la sua futura architettura di base Zen 7. Secondo la roadmap, le CPU Zen 7 saranno basate su una tecnologia di processo futura, offrendo al contempo nuove aggiunte oltre ai soli miglioramenti delle prestazioni e dell'efficienza. La linea sarà dotata di un nuovo motore Matrix e supporterà nuovi formati di dati AI. Questo si baserà sull'architettura Zen 6, che aggiunge anche il supporto per i nuovi tipi di dati di intelligenza artificiale e aumenta le pipeline di intelligenza artificiale.
...
L'architettura di base Zen 7 di AMD atterrerà nella CPU EPYC Verano di nuova generazione, che dovrebbe atterrare intorno al 2027. L'azienda non ha ancora confermato i prodotti di livello consumer basati sull'architettura di base Zen 7, ma è probabile che ne conosceremo di più una volta che ci avviciniamo al periodo di lancio intorno al 2027-2028.

https://wccftech.com/amd-confirms-ze...efficiency-ai/

Premetto.
AMD va avanti con lo sviluppo del chiplet, accorpandolo con il PP/nanometria disponibile e all'IOD idoneo. Praticamente quando decide di portare in produzione commerciale il pacchetto chiplet/IOD aggiornato, lo battezza 6,7,8,9, ecc. L"'ampiezza" dello sviluppo in sè dal numeretto precedente al successivo è tutta da definire. Facendo un esempio... anche facendo un refresh di Zen6, affinando poco e pare (come confermato da AMD) dei set di istruzioni aggiuntive per AI, passando dall'N2P all'N2X, tra un minimo aumento IPC e frequenze superiori grazie al passaggio all'N2X, bon, +10%? = Zen7 (è più che altro una mossa commerciale...).

[Ubro92]

Infatti si parla di epyc, soluzioni che adottano controller di memoria anche a 12 canali...

Sul desktop non credo sia fattibile rimanere su DDR5 e AM5 per Zen7.

[paolo.oliva2]

Originariamente inviato da Ubro92

Infatti si parla di epyc, soluzioni che adottano controller di memoria anche a 12 canali...

Sul desktop non credo sia fattibile rimanere su DDR5 e AM5 per Zen7.

Zen7 = passaggio da Zen6 N2P a Zen6 N2X con set di istruzioni aggiuntive dedicate all'AI.

Bisogna fare un preambolo:

---------------------
La differenza nel modo in cui TSMC tratta AMD e Intel dipende dal tipo di rapporto commerciale e dal livello di priorità assegnato ai clienti. In termini generali, TSMC suddivide i propri clienti in tier (livelli) in base a fattori come:
Volume di ordini e importanza economica.
Stabilità e durata della partnership.
Capacità tecnica di adottare rapidamente nuovi nodi produttivi.
Rilevanza strategica per TSMC stessa.
Ecco come si può sintetizzare la situazione attuale:

AMD
È considerata un "Tier 1" customer (cliente di primo livello).
Ha accesso prioritario ai nodi più avanzati (es. N3, N3E, e in futuro N2).
Questo perché AMD è un pure fabless: dipende interamente da TSMC, e quindi pianifica con largo anticipo la produzione.
Inoltre, i suoi volumi per CPU, GPU e SoC (inclusi quelli per console) sono elevati e regolari, il che la rende un partner strategico stabile.
Di conseguenza, AMD riceve finestre di produzione anticipate rispetto a clienti meno prioritari.

Intel
È considerata un "Tier 1.5" o "Tier 2" customer, a seconda del contesto.
Intel possiede fonderie proprie e si rivolge a TSMC solo per alcuni prodotti (GPU Arc, chiplet di CPU, ecc.).
Questo la rende un cliente strategico ma non primario, perché i volumi sono inferiori e meno costanti.

TSMC tende a non garantire accesso immediato ai nodi più nuovi; Intel può dover attendere alcuni mesi dopo i partner principali (come Apple, AMD, NVIDIA, MediaTek).
Inoltre, per motivi di concorrenza diretta, TSMC non è incline a dare a Intel priorità sugli stessi nodi che usa per i rivali diretti fabless.
In sintesi
Tier 1: Apple, AMD, NVIDIA, MediaTek — accesso anticipato ai nodi più avanzati.
Tier 2: Intel, Qualcomm (a seconda dei volumi), e altri — accesso posticipato o limitato.
---------------------------------------

Senza entrare troppo nei dettagli, i rumor danno un Zen6 X24 sull'N2P una prestazione MT circa del -10% inferiore a Nova X52 N2P.
Questo gap sarebbe stato colmato semplicemente producendo Zen6 sull'N2X (>+10% di frequenza sull'N2P).
Ma il PP N2X TSMC ha subito un ritardo di circa 6 mesi, e quindi AMD ha dovuto scegliere:
- commercializzare Zen6 sull'N2P PRIMA di Nova Intel
- commercializzare Zen6 sull'N2X DOPO Nova Intel.

Commercializzare Zen6 PRIMA di Nova è ovvio che sia prioritario... Zen6 si troverà a competere con Arrow refresh per alcuni mesi, dopodichè sarà il turno di Nova N2P. In termini commerciali, AMD sarà costretta a rivedere il listino Zen6 top parametrizzandolo sul listino Nova X52 (che presumibilmente avrà un MT più prestazionale) o, molto probabilmente, aggiungerà un modello top X24 utilizzando i chiplet N2X di Zen7 con frequenze superiori, in grado di pareggiare la prestazione MT di Nova X52.

Visto che le prestazioni max MT saranno simili tra AMD e Intel, ed entrambi utilizzeranno le DDR5 (DDR6 non prima del 2028, ma visto il rialzo dei prezzi, probabilmente 2029), non vedo perchè AMD dovrebbe aver problemi ed Intel no...

[mikael84]

Originariamente inviato da paolo.oliva2

Zen7 = passaggio da Zen6 N2P a Zen6 N2X con set di istruzioni aggiuntive dedicate all'AI.

Senza entrare troppo nei dettagli, i rumor danno un Zen6 X24 sull'N2P una prestazione MT circa del -10% inferiore a Nova X52 N2P.
Questo gap sarebbe stato colmato semplicemente producendo Zen6 sull'N2X (>+10% di frequenza sull'N2P).
Ma il PP N2X TSMC ha subito un ritardo di circa 6 mesi, e quindi AMD ha dovuto scegliere:
- commercializzare Zen6 sull'N2P PRIMA di Nova Intel
- commercializzare Zen6 sull'N2X DOPO Nova Intel.

Per dover di cronoca, il N2X non è un nodo nuovo, ma è una miglioria del nodo N2P ELVT, che garantisce meno perdite ad alte tensioni, grazie ad alcune ottimizzazioni alle librerie.
Parliamio di pochissimi punti percentuali che TSMC attribuisce a 1,2v anzichè 0,75-0,8v. Addirittura gli epyc zen5 con gli stessi valori, qualcuno li spaccia su N4X.

Al momento TSMC non ha specificato nulla su tale nodo (che io ricordi), tra l'altro quel circa 10%, è speculato sul n2 base.

Per fare un esempio, il 16A di TSMC, è dato per 8-10% ISO il 2NP, davvero molto poco, quindi è probabile che si passi addirittura al 14A in futuro, ma i tempi sono lunghi.

[robe64]

Aspettando aspettando ......stiamo ancora aspettando STRIX HALO in volumi

[Ubro92]

Originariamente inviato da robe64

Aspettando aspettando ......stiamo ancora aspettando STRIX HALO in volumi

Ora che è stata annunciata la nuove steam machine con un APU da 6 core Zen4 e RDNA3 da 28CU, penso che strix halo non interessi più di tanto, a meno che non parliamo di un tablet o ultrabook XD

[paolo.oliva2]

Originariamente inviato da mikael84

Per dover di cronoca, il N2X non è un nodo nuovo, ma è una miglioria del nodo N2P ELVT, che garantisce meno perdite ad alte tensioni, grazie ad alcune ottimizzazioni alle librerie.
Parliamio di pochissimi punti percentuali che TSMC attribuisce a 1,2v anzichè 0,75-0,8v. Addirittura gli epyc zen5 con gli stessi valori, qualcuno li spaccia su N4X.

Al momento TSMC non ha specificato nulla su tale nodo (che io ricordi), tra l'altro quel circa 10%, è speculato sul n2 base.

Per fare un esempio, il 16A di TSMC, è dato per 8-10% ISO il 2NP, davvero molto poco, quindi è probabile che si passi addirittura al 14A in futuro, ma i tempi sono lunghi.

Il problema TSMC è costruire nuove FAB per soddisfare la richiesta... non certamente quello di nuovi nodi .
Il 2nm Samsung è più scarso, il 18A di Intel (news Q4 ES Panther) mi pare sia sui 4,8GHz max (5GHz in ambiente controllato).
Poi le caratteristiche ufficiali di TSMC sono una base, perchè i PP sono "modellati" dai player a proprio uso e consumo nella risk production.

Infatti anche AMD, nella slide di Zen7, ci mette "prossimo nodo", che praticamente rappresenta il dopo N2P, praticamente può essere tutto, ma il fatto che l'MI500 l'ha ufficializzato disponibile commercialmente nel 2027 con Zen7, comunque deve essere un nodo pronto per la produzione in volumi per il 2027.

[mikael84]

Originariamente inviato da paolo.oliva2

Poi le caratteristiche ufficiali di TSMC sono una base, perchè i PP sono "modellati" dai player a proprio uso e consumo nella risk production.

Esattamente, molti moddano i PP anche con le caratteristiche dei vecchi, ad esempio H100 5nm usa celle HP da 7nm. Inoltre possono moddare aree in base alle esigenze.

Originariamente inviato da paolo.oliva2

Infatti anche AMD, nella slide di Zen7, ci mette "prossimo nodo", che praticamente rappresenta il dopo N2P, praticamente può essere tutto, ma il fatto che l'MI500 l'ha ufficializzato disponibile commercialmente nel 2027 con Zen7, comunque deve essere un nodo pronto per la produzione in volumi per il 2027.

Appunto, prossimo nodo, immagino un A14 o A16, dando per possibile anche l'A14 di intel.

Al momento nvidia e AMD stanno cannibalizzando il 3nP (quello che speravamo di vedere nella scorsa gen. tempo fa) con blackwell e CDNA4. CDNA5 debutterà il prossimo anno con i 2nm.

Al prossimo giro, dovremmo vedere il duello Titan lake (unified p-core) con zen7, ma non penso proprio nel 2027, infatti si parla di epyc.
Io leggendo la roadmap leggo future node. Se noti abbiamo:
-zen4 2022
-zen5 2024
-zen6 2026
-zen7 2028 (o almeno è logico pensarlo).

[ninja750]

far uscire zen6 con questi prezzi ddr sarebbe marketikamente suicidio anche se il prodotto di per se è ottimo

[paolo.oliva2]

@mikael84

-zen4 2022
-zen5 2024
-zen6 2026

Si ma Zen4 è stato un cambio architetturale su Zen3 (e passaggio dal 7nm al 5nm), idem Zen5 su Zen4 (front-end) + N4P, Zen6 ha l'aumento del core-count nel CCX + N2P, ma Zen7? Con il passaggio al 16A o 14A, dovrebbe aumentare la densità... e presumibilmente anche il core-count CCX... invece nulla, solamente un set istruzioni nuovo per AI... a me così parrebbe più un N2X, perchè sarebbe l'unico PP disponibile nel 2027.

Poi se le DDR6 verranno nel 2029... penso che 16A/14A sarà per quella data.

---------------------

Questa è la road-map SK hynix. Le DDR6 le da' per 2029.
Virtualmente AM5 durerà fino al 2028 compreso.

Originariamente inviato da ninja750

far uscire zen6 con questi prezzi ddr sarebbe marketikamente suicidio anche se il prodotto di per se è ottimo

Per chi gioca senza L3 3D.
In MT... io avevo provato il mio 9950X, occato a circa 5,450GHz, con CB23 e DDR5 4800, non era gambizzato... e chissà, magari Zen6 nascesse con la L3 3D di default... problema DDR5 estinto.

[mikael84]

Originariamente inviato da paolo.oliva2

@mikael84

-zen4 2022
-zen5 2024
-zen6 2026

Si ma Zen4 è stato un cambio architetturale su Zen3 (e passaggio dal 7nm al 5nm), idem Zen5 su Zen4 (front-end) + N4P, Zen6 ha l'aumento del core-count nel CCX + N2P, ma Zen7? Con il passaggio al 16A o 14A, dovrebbe aumentare la densità... e presumibilmente anche il core-count CCX... invece nulla, solamente un set istruzioni nuovo per AI... a me così parrebbe più un N2X, perchè sarebbe l'unico PP disponibile nel 2027.

Poi se le DDR6 verranno nel 2029... penso che 16A/14A sarà per quella data.

Nelle slide non viene neppure menzionato il passaggio ai 12 core x ccd o 32 x i core C.
Al momento si parla di zen7 per epyc, ma ancora non sappiamo cosa sia...
N2X è l'elvt del N2P nient'altro, gli epyc zen5 pare siano su N4X ad esempio.

Riguardo ai nodi, l'A16 è dato per l'anno prossimo, l'A14, per il 2028.

Mi piacerebbe prima vedere l'I/O di zen6.

[paolo.oliva2]

Originariamente inviato da mikael84

Nelle slide non viene neppure menzionato il passaggio ai 12 core x ccd o 32 x i core C.
Al momento si parla di zen7 per epyc, ma ancora non sappiamo cosa sia...
N2X è l'elvt del N2P nient'altro, gli epyc zen5 pare siano su N4X ad esempio.

Riguardo ai nodi, l'A16 è dato per l'anno prossimo, l'A14, per il 2028.

Mi piacerebbe prima vedere l'I/O di zen6.

Comunque ho fatto un po' di estrapolazioni sulle dichiarazioni UFFICIALI di AMD... e onestamente a me non pare che AMD abbia fatto chissà che cosa sul core.

https://www.hwupgrade.it/news/cpu/co...ti_146230.html

Durante il recente Financial Analyst Day, AMD ha dichiarato che i futuri processori EPYC "Venice", basati su architettura Zen 6, offriranno oltre il 70% di incremento combinato tra prestazioni ed efficienza rispetto alla serie EPYC Turin basata su Zen 5. Le stime derivano da test SPECrate 2017 INT condotti internamente su piattaforme a doppio socket (2P) con due CPU Zen 6, confrontate con analoghe configurazioni Zen 5.
Questo processo produttivo consente, secondo TSMC, un miglioramento del 10-15% nelle prestazioni a parità di potenza, oppure una riduzione dei consumi del 25-30% a parità di frequenza, insieme a una maggiore densità dei transistor fino al 15%.
Sebbene parte del guadagno prestazionale derivi dall'aumento del numero di core, AMD sottolinea che la differenza restante è attribuibile a miglioramenti di IPC, frequenze operative e ottimizzazioni microarchitetturali. Zen 6 introdurrà anche un nuovo layout dei CCD, che passeranno a 12 core ciascuno, un incremento del 50% rispetto ai moduli a 8 core di Zen 5.

Cioè... +70% con un aumento del core-count del 50%, considerando che il 2nm dovrebbe garantire le medesime frequenze con CCX X12 vs CCX X8, cavolo, il +20% restante sarebbe da dividere tra IPC/frequenze operative e ottimizzazioni architetturali.

Poi bisognerà vedere quanto scala il TDP tra un Zen6 X8 vs un Zen5 X8 (nel senso TDP inferiore = possibili frequenze superiori), perchè altrimenti +20% tra IPC/N2P/affinamenti architetturali... va beh, poco non è, ma considerando che Zen5 doveva dare +30% su Zen4... saremmo quasi a +30% sommando Zen5 e Zen6 su Zen4...
Poi ovvio... l'ST bisogna vedere il clock max del N2P, ed in MT il + 50% dei core...

[mikael84]

Occhio che quelle slide, sono sempre per gli epyc core c, ovvero da 192 core si passa a 256 >1,3x. Con il 3nE boostano appena a 3,7, contro i 3,1 di zen4 C. aumentando però i watt del 10%.
Con zen desktop al momento sappiamo del +50% dei core, che non è per nulla poco lato MT, quindi lascia ben sperare soprattutto in MT.