[Thread Ufficiale] Aspettando ZEN

[bjt2]

Originariamente inviato da capitan_crasy

Verissimo, tuttavia ce un "Modus operandi" per queste tipo di fuga di notizie.
AMD non avrebbe MAI lasciato trapelare OPN del ES proprio perchè è una CPU sample quindi indica un processore incompleto; inoltre secondo me ha poco senso far vedere un bench dove scala da far schifo su una CPU che gira a 16 thread!
Insomma se fosse stato pilotato meglio far vedere un qualcosa che spicchi veramente senza descrivere troppo la CPU utilizzata, piuttosto che pubblicare quel test e far "stortare" storcere la testa a molte persone...

Ma mi pare di ricordare che anche con BD successe una cosa simile: leak di bench insignificanti, tanto per aumentare l'hype... Se avessero postato un bench più probante o più comune o meno variabile, magari AMD avrebbe potuto riconoscere di chi era il sample... Così non hanno svelato un granchè e forse non hanno neanche violato l'NDA...

[paolo.oliva2]

Originariamente inviato da affiu

D'accordo ma non capisco di preciso la vostra aspettativa, cioè immaginate i 160W a 4ghz, oppure fino a quanto si ''allarga'' da 95W fino a 140w di tdp?

Senza sapere come scala il 14nm difficile dire che se è 3GHz 95W può essere 4GHz 125W, ma per dichiarazioni della stessa Samsung/GF, sappiamo che il 14nm raggiungerebbe frequenze più alte del 28nm, il quale già comunque arriva a 4,3GHz.

Altro punto è che a seconda del TDP e del numero dei core varia il margine di frequenza in OC. Un procio ha come limite il TDP (e da qui la frequenza massima) e il limite fisico del silicio.
E' ovvio che un X16 avrà una frequenza bassa per rientrare nel TDP e sarà molto più distante dal limite fisico del silicio, mentre un X2 arriverà tranquillamente al limite fisico del silicio ma ben distante dai 95W TDP.
Quindi per sua natura, essendo Zen un X8 nativo, avrà più margine di OC.
In internet sarebbe trapelato che Zen commerciale X4 avrebbe 65W, il che porterebbe automaticamente alla condizione che un Zen X8 130W sarebbe commerciale e quindi un Zen 95W occato a 130W di fatto non sarebbe nemmeno occato.
Non me ne vogliano gli intellisti, ma la cosa non è marginale, perchè un dissi stock supporta 140W (almeno questo è per i dissi stock FX 8350/8370), quindi occando un Zen X8, dai 95W def arrivando a 140W, si avrebbe un margine di ben 45W senza dover cambiare una mazza. Viceversa, a un Intel 140W def, aumentare di 45W il TDP significa o dover acquistare il max raffreddamento ad aria o, meglio, passare direttamente al liquido.

Lo scoglio principale, secondo me, per AMD, sarà di convincere la massa a preferire un X8+8 rispetto ad un X4+4 (perchè AMD mi pare ovvio che punterà ad un die unico X8 nativo). Mi lascia perplesso il fatto di Zen X4 65W e Zen X8 95W, perchè vorrebbe dire Zen X4 a frequenze più alte di Zen X8. L'eccezione potrebbe essere Zen X8 140W e/o frequenze turbo più alte per l'X8 (ipotizzando una logica come Zen X4 ma con lo spegnimento del modulo in più, perchè comporterebbe 95W come limite anzichè 65W come l'X4).

[paolo.oliva2]

Originariamente inviato da bjt2

Ma mi pare di ricordare che anche con BD successe una cosa simile: leak di bench insignificanti, tanto per aumentare l'hype... Se avessero postato un bench più probante o più comune o meno variabile, magari AMD avrebbe potuto riconoscere di chi era il sample... Così non hanno svelato un granchè e forse non hanno neanche violato l'NDA...

Però mettendo l'OPN del procio, praticamente hanno dichiarato e firmato chi sono. .

Mi sembra troppo idiota come cosa, specialmente per la competenza delle persone che ci lavorano.

Io supporrei che sia voluta, perchè alla fine hanno postato delle frequenze di Zen che di per sè dicono "ok, siamo simili a quelle Intel, ma su un ES", e qui alzano l'aspettativa (e il gioco in borsa, che non fa male), le prestazioni del bench nel confronto FX BD, Zen a -1GHz lo straccia... e comunque verso Intel (sempre sulla base della valutazione di quel bench) Zen sarebbe lì lì, ma inteso come, ok, nei giochi sono vicino agli X4+4 Intel, ma io ho il doppio dei core e quindi un MT superiore.
E poi ci sono i bavosi come me che cominciano ad ipotizzarlo occato a 5GHz... e sarebbe letteralmente una bomba (se già a 3GHz risultasse quanto 2 8350, a @5GHz farebbe tranquillamente oltre *3 il risultato di un 8350, >24.

[bjt2]

Originariamente inviato da paolo.oliva2

Però mettendo l'OPN del procio, praticamente hanno dichiarato e firmato chi sono. .

Mi sembra troppo idiota come cosa, specialmente per la competenza delle persone che ci lavorano.

Io supporrei che sia voluta, perchè alla fine hanno postato delle frequenze di Zen che di per sè dicono "ok, siamo simili a quelle Intel, ma su un ES", e qui alzano l'aspettativa (e il gioco in borsa, che non fa male), le prestazioni del bench nel confronto FX BD, Zen a -1GHz lo straccia... e comunque verso Intel (sempre sulla base della valutazione di quel bench) Zen sarebbe lì lì, ma inteso come, ok, nei giochi sono vicino agli X4+4 Intel, ma io ho il doppio dei core e quindi un MT superiore.
E poi ci sono i bavosi come me che cominciano ad ipotizzarlo occato a 5GHz... e sarebbe letteralmente una bomba (se già a 3GHz risultasse quanto 2 8350, a @5GHz farebbe tranquillamente oltre *3 il risultato di un 8350, >24.

Il problema dei bench dei giochi è che sono molto dipendenti dalle prestazioni delle cache... Il fatto che Zen guadagni su BD anche con clock più basso, può solo voler dire che finalmente la cache L2 e L3 arriva alle prestazioni di quella INTEL... Ma non ci dice nulla sulle prestazioni dei software meno dipendenti dalle cache...

[Piedone1113]

Originariamente inviato da paolo.oliva2

Senza sapere come scala il 14nm difficile dire che se è 3GHz 95W può essere 4GHz 125W, ma per dichiarazioni della stessa Samsung/GF, sappiamo che il 14nm raggiungerebbe frequenze più alte del 28nm, il quale già comunque arriva a 4,3GHz.

Altro punto è che a seconda del TDP e del numero dei core varia il margine di frequenza in OC. Un procio ha come limite il TDP (e da qui la frequenza massima) e il limite fisico del silicio.
E' ovvio che un X16 avrà una frequenza bassa per rientrare nel TDP e sarà molto più distante dal limite fisico del silicio, mentre un X2 arriverà tranquillamente al limite fisico del silicio ma ben distante dai 95W TDP.
Quindi per sua natura, essendo Zen un X8 nativo, avrà più margine di OC.
In internet sarebbe trapelato che Zen commerciale X4 avrebbe 65W, il che porterebbe automaticamente alla condizione che un Zen X8 130W sarebbe commerciale e quindi un Zen 95W occato a 130W di fatto non sarebbe nemmeno occato.
Non me ne vogliano gli intellisti, ma la cosa non è marginale, perchè un dissi stock supporta 140W (almeno questo è per i dissi stock FX 8350/8370), quindi occando un Zen X8, dai 95W def arrivando a 140W, si avrebbe un margine di ben 45W senza dover cambiare una mazza. Viceversa, a un Intel 140W def, aumentare di 45W il TDP significa o dover acquistare il max raffreddamento ad aria o, meglio, passare direttamente al liquido.

Lo scoglio principale, secondo me, per AMD, sarà di convincere la massa a preferire un X8+8 rispetto ad un X4+4 (perchè AMD mi pare ovvio che punterà ad un die unico X8 nativo). Mi lascia perplesso il fatto di Zen X4 65W e Zen X8 95W, perchè vorrebbe dire Zen X4 a frequenze più alte di Zen X8. L'eccezione potrebbe essere Zen X8 140W e/o frequenze turbo più alte per l'X8 (ipotizzando una logica come Zen X4 ma con lo spegnimento del modulo in più, perchè comporterebbe 95W come limite anzichè 65W come l'X4).

Paolo le supposizioni fatte fin'ora mi fammo pensare che zen x8 è composto da due moduli, Oggni modulo ha un nb+ mmc single channel
Ipotizzando che esisterà un Athlon x4 single channel (come notizie precedenti) sono pensato a credere che i moduli di zen siano interconnessi con un link interno per condividere le proprie risorse tipo:
Ogni modulo offre 1 canale ram, 20 linee pce, un controller sata 4 canali e forse 2 porte usb3 2 4 usb2 (o forse tutte porte usb3, ma il controller usb potrebbe essere anche esterno al modulo)
L'apu invece dovrebbe avere 1 modulo core, più un modulo igp con quest'ultimo compreso di imc collegati tra loro sempre da link per la condivisione.
Athlon x4 invece dovrebbe avere giusto la metà delle risorse (es mmc single channel, 20 linee pce, 4 sata3, 4/6 usb 2-3).
Uno zen x4 quindi sarebbe composto da due moduli con 2 core disabilitati (e 7,5w a core potrebbero spiegare la differenza tra 95w x8 e 65w x4, considerando che tutto il resto è ancora funzionante (doppio mmc, doppio nb, ecc).

Ps in ambito pro, leggasi opteron, sarà possibile avere x16 con 80 linee pce e quad channel, oppure versione economica con opteron x 16 (ed a scendere) con dual channel e 40 linee pce (se un x8 ha un mmc malfunzionante, o un nb fallato, recuperano tutto, come con i maiali non si butta niente), ed avrebbe anche motivo di esistere tale struttura.

[tmx]

http://www.guru3d.com/news-story/amd...-analysis.html

Articolo sull'es di questa settimana.

... "We then down-clocked the AMD and Intel processors towards 3200 MHz.*So we now have three processors pretty much in equilibrium frequency range running at (give or take) that 3200 MHz. We now need to match up other stuff:
We gave both systems 16 GB of memory (Core i7 runs in quad-channel though).
We installed a Radeon RX 480 with the latest driver (16.8.1) to match up the leaked setup.
We updated Ashes of Singularity (1.30.21168.0) towards precisely the same build as the leak.
We mimicked the quality modes in DirectX 12, the Zen results leaker merely used the Low, standard, High and Extreme switches.*
After each quality settings change we restarted the game.
And all that gives us a result set of the current state of the engineering sample versus the Core i7 5960X and*AMD*FX*8370. " ...

[paolo.oliva2]

Originariamente inviato da Piedone1113

Paolo le supposizioni fatte fin'ora mi fammo pensare che zen x8 è composto da due moduli, Oggni modulo ha un nb+ mmc single channel
Ipotizzando che esisterà un Athlon x4 single channel (come notizie precedenti) sono pensato a credere che i moduli di zen siano interconnessi con un link interno per condividere le proprie risorse tipo:
Ogni modulo offre 1 canale ram, 20 linee pce, un controller sata 4 canali e forse 2 porte usb3 2 4 usb2 (o forse tutte porte usb3, ma il controller usb potrebbe essere anche esterno al modulo)
L'apu invece dovrebbe avere 1 modulo core, più un modulo igp con quest'ultimo compreso di imc collegati tra loro sempre da link per la condivisione.
Athlon x4 invece dovrebbe avere giusto la metà delle risorse (es mmc single channel, 20 linee pce, 4 sata3, 4/6 usb 2-3).
Uno zen x4 quindi sarebbe composto da due moduli con 2 core disabilitati (e 7,5w a core potrebbero spiegare la differenza tra 95w x8 e 65w x4, considerando che tutto il resto è ancora funzionante (doppio mmc, doppio nb, ecc).

Onestamente non mi torna... perchè se fai 7,5W a core e 30W a modulo (X4), compresa di L2 perchè la L2 è nel modulo, praticamente un Zen X8 sarebbe 60W per 8 core/2m e 35W per L3, NB, SB e MC? Mi semra veramente molto... perchè mi sembrava si parlasse sui 5W per i chip-set sul 40nm e 5W nel procio per l'MC. Indubbiamente la L3 più tosta consuma di più e idem l'I/O integrato, ma passiamo dal 40nm/32nm al 14nm.
Poi se un modulo è fallato, perchè disabilitare altri 2 core nell'altro modulo? Meglio venderlo come X6, a sto punto, anche perchè in fase di verifica die, supporrei sia molto più semplice segare 1 modulo che intervenire 2 2 moduli core per core.

Io l'avevo ideato più, Zen X8, come 2 moduli X4 con MC a 2 canali con 4 banchi, 1 canale 2 banchi per 1 modulo e l'altro idem per l'altro. In questo modo disabilitando 1 modulo seghi metà MC (teoricamente ipotizzerei anche metà L3) e metà I/O.

Ps in ambito pro, leggasi opteron, sarà possibile avere x16 con 80 linee pce e quad channel, oppure versione economica con opteron x 16 (ed a scendere) con dual channel e 40 linee pce (se un x8 ha un mmc malfunzionante, o un nb fallato, recuperano tutto, come con i maiali non si butta niente), ed avrebbe anche motivo di esistere tale struttura.

Su questo non metto becco.

Una cosa... volevo chiederti. La lettura nella DDR, viene effettuata dall'MC. L'MC come riceve il comando della chiamata? Non credo che sia il core, nel senso che il core richiede un dato, se il dato non c'è nella L2 si passa alla L3, non c'è neppure nella L3 allora è l'MC che va a leggere nella DDR?

Questo lo chiedo perchè (sembra) che Zen abbia un margine di TDP tale da permettere un X12 ma anche un X16 (se confermato Zen X8 65W). Il problema è che non ho idea se il socket AM4 possa permettere 2 MC, e se non fosse, possono esistere soluzioni alternative?

[marchigiano]

Originariamente inviato da bjt2

Si, ma non mi piace che gli unici bench che escono sono quelli più variabili e meno indicativi... Ci sono molti motivi per cui una CPU che perde o guadagna nei giochi, poi guadagni/perda in altre applicazioni...

i bench indicativi potrebbero essere stati commissionati da investitori, è illegale ma si fa... ovviamente con la clausola che solo quelli non indicativi possono essere divulgati (per fare altri soldi coi click)

[tuttodigitale]

Originariamente inviato da bjt2

Come hai fatto il calcolo dei x16 2.7GHz a 65W? Hai ipotizzato un modello di BR da 2.7GHz e 15W x4?

Esatto.

Originariamente inviato da Piedone1113

Paolo le supposizioni fatte fin'ora mi fammo pensare che zen x8 è composto da due moduli, Oggni modulo ha un nb+ mmc single channel
Ipotizzando che esisterà un Athlon x4 single channel (come notizie precedenti) sono pensato a credere che i moduli di zen siano interconnessi con un link interno per condividere le proprie risorse tipo:
Ogni modulo offre 1 canale ram, 20 linee pce, un controller sata 4 canali e forse 2 porte usb3 2 4 usb2 (o forse tutte porte usb3, ma il controller usb potrebbe essere anche esterno al modulo)
L'apu invece dovrebbe avere 1 modulo core, più un modulo igp con quest'ultimo compreso di imc collegati tra loro sempre da link per la condivisione.
Athlon x4 invece dovrebbe avere giusto la metà delle risorse (es mmc single channel, 20 linee pce, 4 sata3, 4/6 usb 2-3).
Uno zen x4 quindi sarebbe composto da due moduli con 2 core disabilitati (e 7,5w a core potrebbero spiegare la differenza tra 95w x8 e 65w x4, considerando che tutto il resto è ancora funzionante (doppio mmc, doppio nb, ecc).

sul single channel credo molto poco... è più probabile che AMD disattivi 2 core a modulo. Tutte le risorse "lente" sono condivise dai moduli, ne sono certo.
Se vai in prima pagina ho postato lo schema di AM4, e l'unica differenza tra Bristol Ridge (XV) e Summit Ridge (ZEN) è nel numero delle corsie pci-express. La vedo difficile una regressione rispetto alle apu excavator, a meno che ZEN x4 (8thread) venga prezzato meno di un apu XV..

PS se hanno integrato tutto su 28nm, AMDnon avrà problemi ad integrare grossomodo le stesse cose su 14nm, a limite è ipotizzabile che abbia un maggior numero di elementi ridondanti.

Originariamente inviato da Piedone1113

Ps in ambito pro, leggasi opteron, sarà possibile avere x16 con 80 linee pce e quad channel, oppure versione economica con opteron x 16 (ed a scendere) con dual channel e 40 linee pce (se un x8 ha un mmc malfunzionante, o un nb fallato, recuperano tutto, come con i maiali non si butta niente), ed avrebbe anche motivo di esistere tale struttura.

molto poco probabile. Ad oggi sappiamo che gli X16 sarebbero ottenuti da 2 x8...se davvero il MC è unico per ogni modulo, sarebbe impossibile

[bjt2]

Originariamente inviato da tuttodigitale

Esatto.

3.3GHz@65W è compatibile con la mia previsione di 4GHz@95W...

Inoltre su Polaris si è avuto un +20% di clock E CONTEMPORANEAMENTE quasi un dimezzamento del consumo...
E sui transistors RVT, usati nelle GPU, il guadagno del 14nm è minore, perchè il leakage dei transistors è già basso...
Il guadagno maggiore del 14nm si ha sugli sLVT perchè nel 28nm il leakage "esplode", mentre nel 14nm aumenta di poco...
Sul 28nm gli LVT sono al limite del leakage... Sul 14nm no. Tanto è vero che esistono anche gli sLVT (da vedere se sono usati in Zen)...

[Piedone1113]

Originariamente inviato da tuttodigitale

Esatto.


sul single channel credo molto poco... è più probabile che AMD disattivi 2 core a modulo. Tutte le risorse "lente" sono condivise dai moduli, ne sono certo.
Se vai in prima pagina ho postato lo schema di AM4, e l'unica differenza tra Bristol Ridge (XV) e Summit Ridge (ZEN) è nel numero delle corsie pci-express. La vedo difficile una regressione rispetto alle apu excavator, a meno che ZEN x4 (8thread) venga prezzato meno di un apu XV..

PS se hanno integrato tutto su 28nm, AMDnon avrà problemi ad integrare grossomodo le stesse cose su 14nm, a limite è ipotizzabile che abbia un maggior numero di elementi ridondanti.


molto poco probabile. Ad oggi sappiamo che gli X16 sarebbero ottenuti da 2 x8...se davvero il MC è unico per ogni modulo, sarebbe impossibile

Andando in prima pagina:


Ok è solo una previsione ma vedo due controller mmc distinti e collegati ad un modulo, un sb (e qui sarei curioso di sapere l'nb dov'è) e due gmi link.

per quanto riguarda il singolo canale perchè costruire un mmc single channel collegato al modulo?
Si aumentano le ridondanze e lo spazio occupato su silicio.
L'unico motivo che vedo (che io vedo non che sia così) è quanto descritto sopra.

Es 1 modulo athlonx4 single channel Socket AM4 (?) L
2 moduli Zen X4 / X6 / X8 dual channel Sk AM4
2/4 Moduli Opteron X6 X8 X12 X16 quad channel socket G3X (o come si chiamerà)
4 Moduli Opeteron x6 x6 x12 dual channel sk AM4.

Il famigerato Naples invece chedo che sarà un 8 moduli ma quad channel e socket G3X altrimenti chi potrebbe acquistarlo ed integrarlo data la complessissità che avrebbe sul pcb della mb 128 linee PCe e 8 Canali ram?

[bjt2]

Originariamente inviato da Piedone1113

Andando in prima pagina:


Ok è solo una previsione ma vedo due controller mmc distinti e collegati ad un modulo, un sb (e qui sarei curioso di sapere l'nb dov'è) e due gmi link.

per quanto riguarda il singolo canale perchè costruire un mmc single channel collegato al modulo?
Si aumentano le ridondanze e lo spazio occupato su silicio.
L'unico motivo che vedo (che io vedo non che sia così) è quanto descritto sopra.

Es 1 modulo athlonx4 single channel Socket AM4 (?) L
2 moduli Zen X4 / X6 / X8 dual channel Sk AM4
2/4 Moduli Opteron X6 X8 X12 X16 quad channel socket G3X (o come si chiamerà)
4 Moduli Opeteron x6 x6 x12 dual channel sk AM4.

Il famigerato Naples invece chedo che sarà un 8 moduli ma quad channel e socket G3X altrimenti chi potrebbe acquistarlo ed integrarlo data la complessissità che avrebbe sul pcb della mb 128 linee PCe e 8 Canali ram?

Il fatto che c'è un MMC vicino ad ogni modulo di 4 cores non implica che un modulo sia ad esclusivo uso di quel quad... E' solo una questione di simmetria e uso ottimale del die... Altrimenti dovremmo pensare che il SB sia collegato solo ad 1 quad e i gmi links solo all'altro quad? Immagina sovrapposti a questi die una ragnatela metallica, che insieme alla logica sul silicio, crea un mega switch, tipo centralino telefonico anni '20, che può collegare ogni blocco che vedi con ogni altro... E' questa la funzione del NB... La foto che hai postato, come ogni foto del genere, è la foto di un wafer di die (probabilmente non funzionanti) a cui sono stati tolti gli strati di metallizzazione (altrimenti non vedresti i vari blocchi), probabilmente con un bagno chimico. Quindi devi immaginarti 11-13 strati di metallizzazione che formano una ragnatela. Se scoperchi un chip, vedi solo una superficie lucida: sopra le metallizzazioni c'è un ultimo strato protettivo...

[paolo.oliva2]

Vorrei evidenziare questo sunto di wccftech.com sul 14nm.

http://wccftech.com/amd-zen-cpu-8-co...nching-october

Il processo 14LPP dispone di transistor FinFET 3D e cancelli significativamente più piccole in confronto a 28nm. Chips prodotte sul processo 14LPP hanno più del doppio della densità di 28nm. Inoltre, i transistor FinFET 14nm sono in grado di velocità di commutazione significativamente più veloce. Prodotti progettati per il processo sarà in grado di raggiungere frequenze molto più elevate rispetto alle stesse disegni su 28nm.

In particolare

Il processo fornisce anche un notevole risparmio di energia, in sostanza, il taglio il consumo di energia della metà.

Ragiogniamo su questa frase e facciamo alcune considerazioni:
AMD riporta che un Zen X8 è potente quanto 2 8350, e il processo dimezza il TDP. Da questo dovremmo avere che un Zen X8 dovrebbe andare quanto 2 8350 con metà TDP, 2 8350 = 250W, /2 = 125W.
L'ES Zen 2,8/3,2GHz, oltre che essere un ES, ha anche 95W (e non 125W), quindi mi sembra ovvio che 30W TDP in meno producano un abbassamento della frequenza def. Ma da qui a dire che Zen X8 avrà 2,8GHz di frequenza massima, non vedo alcuna oggettiva deduzione.

[Piedone1113]

Originariamente inviato da bjt2

Il fatto che c'è un MMC vicino ad ogni modulo di 4 cores non implica che un modulo sia ad esclusivo uso di quel quad... E' solo una questione di simmetria e uso ottimale del die... Altrimenti dovremmo pensare che il SB sia collegato solo ad 1 quad e i gmi links solo all'altro quad? Immagina sovrapposti a questi die una ragnatela metallica, che insieme alla logica sul silicio, crea un mega switch, tipo centralino telefonico anni '20, che può collegare ogni blocco che vedi con ogni altro... E' questa la funzione del NB... La foto che hai postato, come ogni foto del genere, è la foto di un wafer di die (probabilmente non funzionanti) a cui sono stati tolti gli strati di metallizzazione (altrimenti non vedresti i vari blocchi), probabilmente con un bagno chimico. Quindi devi immaginarti 11-13 strati di metallizzazione che formano una ragnatela. Se scoperchi un chip, vedi solo una superficie lucida: sopra le metallizzazioni c'è un ultimo strato protettivo...

Ma potrebbe essere anche qualcosa del genere:
con il doppio nb al centro tra i core. collegati tra loro o con link diretti o attraverso il GMI che avrebbe la funzione di aggregatore verso sb, MC, e GMI link di altri processori e/o socket.
Nel monosocket probabilmente nessun GMI è collegato alla piedinatura, mentre nella versione athlonx4 basterebbe la sola parte sinistra per la cpu (mc, modulo, NB e sb), ma sono solo mie supposizioni.

[bjt2]

Originariamente inviato da Piedone1113

Ma potrebbe essere anche qualcosa del genere:
[IMGhttps://s9.postimg.org/xvkw2bv2n/zen.jpg[/IMG] con il doppio nb al centro tra i core. collegati tra loro o con link diretti o attraverso il GMI che avrebbe la funzione di aggregatore verso sb, MC, e GMI link di altri processori e/o socket.
Nel monosocket probabilmente nessun GMI è collegato alla piedinatura, mentre nella versione athlonx4 basterebbe la sola parte sinistra per la cpu (mc, modulo, NB e sb), ma sono solo mie supposizioni.

Gli attuali Opteron MCM dual die partono da 4 core. Non credo che siano 2 per die. Possono anche esistere die con core non funzionanti ma in cui funziona il NB.

Esistono addirittura MB dual socket opteron che per ragioni di spazio hanno pochi slot dimm e collegati a uno solo dei socket e i core sull'altro socket ci devono accedere tramite l'altra CPU e non hanno ram propria...

L'architettura AMD è molto flessibile.

E' anche possibile che ogni quad su Zen sia un dominio separato e sia che un core debba accedere all'altra L3, sia all'altro controller, si debba passare per un link GMI, però on chip e quindi si spera più veloce...

Ma spero che almeno per lo Zen x8 tutto si risolva con un NB più veloce... Anche la cache L3 sulle CPU intel è partizionata (fino a 2.5MB per core) a granularità anche più fine (una slice per core), ma li il controller della memoria penso che sia su uno stop del ring singolo e non uno per canale.

Comunque uno switch ha latenza inferiore a un anello, specialmente con tanti core. Ma è più complicato.

[Piedone1113]

Originariamente inviato da bjt2

Gli attuali Opteron MCM dual die partono da 4 core. Non credo che siano 2 per die. Possono anche esistere die con core non funzionanti ma in cui funziona il NB.

Esistono addirittura MB dual socket opteron che per ragioni di spazio hanno pochi slot dimm e collegati a uno solo dei socket e i core sull'altro socket ci devono accedere tramite l'altra CPU e non hanno ram propria...

L'architettura AMD è molto flessibile.

E' anche possibile che ogni quad su Zen sia un dominio separato e sia che un core debba accedere all'altra L3, sia all'altro controller, si debba passare per un link GMI, però on chip e quindi si spera più veloce...

Ma spero che almeno per lo Zen x8 tutto si risolva con un NB più veloce... Anche la cache L3 sulle CPU intel è partizionata (fino a 2.5MB per core) a granularità anche più fine (una slice per core), ma li il controller della memoria penso che sia su uno stop del ring singolo e non uno per canale.

Comunque uno switch ha latenza inferiore a un anello, specialmente con tanti core. Ma è più complicato.

Io sono partito dal presupposto che:
1 possa esistere una cpu con modulo zen quad core e single channel (che io ho chiamato athlon invece che zen) e sarebbe la parte sinistra dello schema
2 le APU abbiano un modulo zen completo di L3 (attiva o meno sarà da vedere) e da un modulo IGP con il suo canale ram e parte della piedinatura dell'NB destinata all'uscita video, e/o in alternativa un convertitore digitale su mobo e un eventuale ramdac.
3 Esisteranno Opteron quad channel

4 possano esistere opteron su socket Am4 dual channel con 10-12-16 core

5 Che Naples richiederebbe una costosa mb multisocket per gestire l'octa channel della ram (su 4 die sono 8 canali, ma sarebbe possibile utilizzare un solo canale ram per die ed avere una configurazione a 4 canali)

6 Se davvero zen permette 8 core a 65w (ipotizziamo 3 ghz) un singolo modulo completo + sb potrebbe avere un tdp inferiore ai 20 w su frequenze di 2,2-2,4 ghz contrastando nel settore lowvoltage sia le cpu atom che i celeron (e forse pure gli I3 u) a livello di costi (anche per gli oem che avrebbero mobo meno complesse da costruire), ma avendo prestazioni paragonabili se non superiori.

In fondo una struttura così semplice, flessibile ed economica permetterebbe ad AMD di scalare bene con le prestazioni per i diversi settori:
dalle prestazioni più basse a quelle più alte
1 dual core con ht < 10w
2 quad core ht off < 18w
3 quad core ht on < 25w
4 Apu quad ht off
5 Apu quad ht on
6 zen x6
7 zen x8
8 opteron x8 am4
9 opteron x12 am4
10 opteron x16 am4
11 opteron x12-x16 G3x quad channel
12 opteron x24-x32 g3x quad channel
Gli opteron am4 a mio modo di vedere porterebbero molte vendite ad amd portando per la prima volta un'infrastruttura economica su classe ws pro surclassando come prezzo-prestazioni tutta la linea xeon socket 115x.

[tuttodigitale]

Originariamente inviato da Piedone1113

Nel monosocket probabilmente nessun GMI è collegato alla piedinatura

i segnali pci express dovrebbero uscire proprio dal GMI...sbaglio?
Credo che le APU ZEN x4 avranno solo un GMI, e un numero pertanto inferiore di linee PCI express.

[tuttodigitale]

Originariamente inviato da bjt2

Il fatto che c'è un MMC vicino ad ogni modulo di 4 cores non implica che un modulo sia ad esclusivo uso di quel quad... E' solo una questione di simmetria e uso ottimale del die... Altrimenti dovremmo pensare che il SB sia collegato solo ad 1 quad e i gmi links solo all'altro quad? Immagina sovrapposti a questi die una ragnatela metallica, che insieme alla logica sul silicio, crea un mega switch, tipo centralino telefonico anni '20, che può collegare ogni blocco che vedi con ogni altro... E' questa la funzione del NB... La foto che hai postato, come ogni foto del genere, è la foto di un wafer di die (probabilmente non funzionanti) a cui sono stati tolti gli strati di metallizzazione (altrimenti non vedresti i vari blocchi), probabilmente con un bagno chimico. Quindi devi immaginarti 11-13 strati di metallizzazione che formano una ragnatela. Se scoperchi un chip, vedi solo una superficie lucida: sopra le metallizzazioni c'è un ultimo strato protettivo...

finchè AMD non fa il punto, restano solo ipotesi.
il doppio MC, l'abbiamo visto negli XEON da 12 e più core.
E andrei anche con i piedi di piombo sull'interpretazione della slide....
il NB in Carrizo è più corto di 1 MC da 128bit
e anche per la larghezza il NB è più piccolo di quello di 2 MC...(Carrizo ha 2 MC da 128bit)
a meno che il bus GMI non sia MOLTO più grande del pci express, sembrano esserci delle incogruenza. (il GMI parebbe 4 volte più piccolo del PCI express....)

[tuttodigitale]

Originariamente inviato da Piedone1113

Io sono partito dal presupposto che:
1 possa esistere una cpu con modulo zen quad core e single channel (che io ho chiamato athlon invece che zen) e sarebbe la parte sinistra dello schema
2 le APU abbiano un modulo zen completo di L3 (attiva o meno sarà da vedere) e da un modulo IGP con il suo canale ram e parte della piedinatura dell'NB destinata all'uscita video, e/o in alternativa un convertitore digitale su mobo e un eventuale ramdac.
3 Esisteranno Opteron quad channel

4 possano esistere opteron su socket Am4 dual channel con 10-12-16 core

5 Che Naples richiederebbe una costosa mb multisocket per gestire l'octa channel della ram (su 4 die sono 8 canali, ma sarebbe possibile utilizzare un solo canale ram per die ed avere una configurazione a 4 canali)

6 Se davvero zen permette 8 core a 65w (ipotizziamo 3 ghz) un singolo modulo completo + sb potrebbe avere un tdp inferiore ai 20 w su frequenze di 2,2-2,4 ghz contrastando nel settore lowvoltage sia le cpu atom che i celeron (e forse pure gli I3 u) a livello di costi (anche per gli oem che avrebbero mobo meno complesse da costruire), ma avendo prestazioni paragonabili se non superiori.

In fondo una struttura così semplice, flessibile ed economica permetterebbe ad AMD di scalare bene con le prestazioni per i diversi settori:
dalle prestazioni più basse a quelle più alte
1 dual core con ht < 10w
2 quad core ht off < 18w
3 quad core ht on < 25w
4 Apu quad ht off
5 Apu quad ht on
6 zen x6
7 zen x8
8 opteron x8 am4
9 opteron x12 am4
10 opteron x16 am4
11 opteron x12-x16 G3x quad channel
12 opteron x24-x32 g3x quad channel
Gli opteron am4 a mio modo di vedere porterebbero molte vendite ad amd portando per la prima volta un'infrastruttura economica su classe ws pro surclassando come prezzo-prestazioni tutta la linea xeon socket 115x.

nei server avere più canali è stra-vantaggioso, per il maggior quantitativo di ram installabile o riduzione dei costi e/o maggior bandwidth delle ram....e AMD punta forte al mercato datacenter...

quindi ricapitolando:
AM4
fino a 8 core/ dual channel

socket server1/AME.
8-16 core/ quad channel

socket server2
16-32/ octa channel.

[paolo.oliva2]

Ma.... capita solo a me o è comune, quando "loro" postano, di sentirsi di non capire una mazza di PC?