[Thread Ufficiale] Aspettando ZEN

[bjt2]

Originariamente inviato da el-mejo

Occhio che ho letto in giro che le frequenze dichiarate di XV mobile (ma anche di Kaveri desktop) sono molto indicative e il più delle volte con carico gpu+cpu calano anche sotto la soglia dichiarata:

http://www.tomshardware.com/reviews/...rk,4491-2.html

Mi sembra strano che 2 moduli/4 core a 2.7ghz consumino solo 5W a pieno carico...

L'APU che ho postato io è quella nuova. Le vecchie avevano problemi al risparmio energetico, per cui, con GPU a massimo carico, le CPU andavano a frequenza fissa e ridotta. Comunque clock massimo di 3.6Ghz significa 1 modulo. GPU in idle, ma NB e SB attivi... Quindi sicuramente al max 10W per il modulo...

[el-mejo]

Originariamente inviato da Piedone1113

I primi Opteron oltre ad avere porte ht attive per il multisocket (serie 2x 4x 8x) il supporto a ram ecc, avevano anche la cache L2 con timing più rilassati rendendole difatti diverse dalla CPU desktop.

Ma infatti sono feature attivate (nel caso della cache, impostate) solo sui die della linea Opteron e disattivate in quella Athlon.
I pezzi di silicio sono gli stessi, cambia la destinazione d'uso.

Una cpu server "pura" è il Xeon Phi, che dalla prossima generazione verrà proposta anche sul socket sucessore del 2011-3-

Originariamente inviato da Piedone1113

Mi spiace contraddire poi le tue convinzioni: CPU server non sono prodotte soltanto da AMD e Intel, e lga2011 non è, e di conseguenza mai sarà la migliore infrastruttura server.

Lo so, ma è la piattaforma consumer di derivazione server più estrema: cpu con 8 core e 20mb di cache L3, memoria a 4 canali e supporto a 8 dimm, 40 linee pci-e integrate nel die della cpu.

[Piedone1113]

Originariamente inviato da el-mejo

Lo so, ma è la piattaforma consumer di derivazione server più estrema: cpu con 8 core e 20mb di cache L3, memoria a 4 canali e supporto a 8 dimm, 40 linee pci-e integrate nel die della cpu.

Inverti pure i termini:
Xeon è la cpu server derivata dalla più estrema cpu consumer.
X86 non è nata per le alte prestazioni parallele da tipico impiego server, piuttosto è una cpu General purpose che con il passare del tempo ha raggiunto prestazioni e caratteristiche da poter essere impiegata anche in ambito server.



Inviato dal mio GT-I9505 utilizzando Tapatalk

[cdimauro]

Originariamente inviato da george_p

Avevo letto della vendita delle sue fab ma mi era completamente sfuggita la notizia del power 7+ sul silicio glofo. E continuava a sfuggirmi pure tra i tuoi post , non volevo proprio vederlo

Tranquillo, che non sei il solo: vedi il post di Paolo.

Infatti avevo letto un articolo su B&C a riguardo con il rafforzamento della partnership ultradecennale con la Synopsis (se non ricordo male il nome dell'azienda).
Correzioni assieme a quelle dei brevetti architetturali del periodo post BD-Meyer.

C'è da dire che anche glofo da parte sua ha cannato alcuni processi produttivi e questo si aggiungeva a tutto l'insieme per cui il silicio glofo non è mai stato visto di buon occhio.

Come già detto, GF non è certo la sola ad aver avuto problemi coi processi produttivi: TSMC, Samsung e Intel hanno avuto anche loro problemi a scendere sotto i 32/28nm.

Ma anche la situazione finanziaria di amd non avrà probabilmente aiutato a risolvere le lacune architetturali col silicio.
Sarà forse uno dei motivi per i quali non ha trasferito BD sul 28 come octacore, anche se vista l'architettura... ha fatto bene a risparmiare soldi.

Difficile fare delle considerazioni qui senza avere informazioni.

I 28nm portano dei vantaggi a livello di integrazione, che poi è il motivo per cui si continua la corsa ai nuovi processi produttivi.

Ci sarà qualche altro motivo per cui ha preferito lasciare i 28nm alle GPU.

Alla luce di queste nuove informazioni mi auspico che amd lavori meglio su entrambi i fronti per i prossimi prodotti.

Un po' di liquidità ce l'ha, grazie ai contratti delle console. Non è molto rispetto a quanto normalmente margina con CPU e GPU, ma è ciò che le consente di andare avanti.

[tuttodigitale]

Originariamente inviato da bjt2

Ho postato, tempo fa, il link a quella presentazione, in cui si fa la differenza tra i design custom e ASIC, linkatami da Dresdenboy. Non so se l'hai messa in prima pagina...

Da li si vede che anche i migliori ARM hanno FO4>=30, mentre i Custom AMD vanno da 17 a 26... In più l'IBM Z, con il suo FO4 supposto di 13 (visto il clock a 5.2GHz) è un esempio di architettura CISC commerciale con un discreto successo, quindi non deve avere un IPC così schifoso... Questo per dire che si può fare...

io mi ero calcolato, se ricordi il FO4 lordo basandomi sul Vcore e la relativa frequenza di funzionamento ed eo arrivato alla conclusione spannometrica: 32 per l'a72/a57 e 19 per il Krait.

Originariamente inviato da cdimauro

Ciò non toglie che IBM coi 32nm SOI abbia tirato fuori due signori (micro)architetture (peraltro completamente diverse: una RISC e una CISC).

Questo qualcosa vorrà dire, o no?

mi permetto di dissentire...l'aumento di IPC in ambito HPC è dell'ordine del 3%...e il power7+ a 3,4GHz ha un TDP stimato in 170W contro i 200W a 3,8GHz del power7....

Io tutta questa superiorità del 32nm rispetto ai 45nm low k fatico a vederla, sinceramente...qualcosa è stato fatto ma pochissima cosa rispetto al salto stratosferico che ha fatto Intel...

Poi è tanto superiore, che il Power8 disintegra il power7+ in efficienza, ma nonostante ciò mi pare che Intel sia superiore....con i suoi 26nm, pardon 22nm FINFET.

Originariamente inviato da bjt2

Ah, dimenticavo una cosa... Qualcuno in questo thread aveva portato il consumo di un modulo dual core XV sul 28nm a 2.7GHz ed era 2.5W... Quindi un quad core XV a 2.7GHz consuma 5W. Sul 28nm. Con sicuramente più transistors di un quad core A57, vista la FPU molto più potente... Questo la dice lunga sul FO4 di questi core ARM...

1,7GHz...non esageriamo

ma il bello REN fa finta di non vedere i progressi dei vari passaggi 28->20->14nmLPE




28->20nm riduzione del consumo del 20% a 1,9GHz



20->14nm riduzione del consumo del 46% sempre a 1,9GHz


28->14 LPE riduzione del consumo del 67%

il mio vecchio post si basa su questi grafici....
http://www.hwupgrade.it/forum/showpo...postcount=5048

[cdimauro]

Originariamente inviato da bjt2

Secondo wikipedia, la GPU di quel SoC è 302GFlops, quindi superiore a quella dell'Huwauei P9 plus che ho postato io. E' anche possibile che questi core siano completamente ASIC e quindi con un FO4 molto alto. Facendoli custom si può tranquillamente passare de 60-70 a 30 di FO4, con crollo verticale dei consumi. Il SoC del Huwauei non è questo. E comunque la mia era una sovrastima:

1) Non è detto che la FPU di Zen consumi 4 volte questa NEON.
2) Non è detto che una CPU consumi 4 volte la sua FPU
3) Il FO4 di Zen, se va male, è pari a quello Di Jaguar, che è 24-26. Se va bene è pari a quello di BD, che è 17. Il FO4 delle architetture ARM, a seconda del livello di customizzazione, varia da 30 a 70... Quindi se va male, Zen può essere il 15% più veloce di queste CPU (FO4 30 vs 26), a pari Vcore.

Per gli altri calcoli, vedi la mia risposta di sopra a Ren.

L'ho vista. Il SoC in questione è questo, che è fabbricato a 14nm FinFET, e dovrebbe rappresentare il mio processo a 14nm (finti) FinFET dopo quello Intel.

Per il resto, ti faccio notare che mi sono soltanto limitato ad applicare il tuo ragionamento, e da lì è venuto fuori un quadro disastroso.

Questo per rimarcare che continuare a fare confronti e speculazioni lascia il tempo che trova. Specialmente se poi si fa un minestrone mischiando A57, A53, A15, A72.

E' per questo che preferisco uscirmene fuori da questi ragionamenti.

Ci deve essere stato un fraintendimento... Mi riferivo a Z, infatti...
Perchè un utente aveva riportato che Z aveva FO4 di 13...

Forse lo z10, che è in-order.

Bisognerebbe trovare quello di z196 (il primo modello z OoO) e/o z12/Next.

Originariamente inviato da bjt2

Ma anche AMD, visto che PD arriva a 5GHz...

Dunque possiamo finalmente affermare che il problema NON è dei 32nm SOI?

Il problema è l'IPC, per scelte progettuali discutibili, come 2 sole ALU, cache esclusive e ad alta latenza e altre cosette che hanno fatto crollare l'IPC... Come dimostra lo Z, è possibile fare una architettura CISC a basso FO4 e alto IPC... Solo che AMD non ha avuto la bravura di farla...

Vedi sopra su FO4.

Sull'IPC di Z non ho idea di che livelli regga. Bisognerebbe recuperare qualche benchmark.

[cdimauro]

Originariamente inviato da tuttodigitale

mi permetto di dissentire...l'aumento di IPC in ambito HPC è dell'ordine del 3%...e il power7+ a 3,4GHz ha un TDP stimato in 170W contro i 200W a 3,8GHz del power7....

Dal PDF che ho riportato prima risulta evidente che POWER7+ ha prestazioni per watt nettamente superiori a POWER7.

Io tutta questa superiorità del 32nm rispetto ai 45nm low k fatico a vederla, sinceramente...

Se POWER7+ non ti convince (ma il PDF di cui sopra a me ha convinto), allora dai un'occhiata a z12/Next. I numeri li ho riportati prima. E si tratta di un'architettura CISC con quasi mille istruzioni, di cui parecchie complicatucce. Dunque un buon benchmark visto che parliamo di CISC.

qualcosa è stato fatto ma pochissima cosa rispetto al salto stratosferico che ha fatto Intel...

Poi è tanto superiore, che il Power8 disintegra il power7+ in efficienza, ma nonostante ciò mi pare che Intel sia superiore....con i suoi 26nm, pardon 22nm FINFET.

Non in tutti i benchmark, ma mediamente sì.

Questo, però, non ha nulla a che vedere con la discussione sui 32nm SOI, i cui vantaggi per IBM sono palesi.

1,7GHz...non esageriamo

ma il bello REN fa finta di non vedere i progressi dei vari passaggi 28->20->14nmLPE



28->20nm riduzione del consumo del 20% a 1,9GHz



20->14nm riduzione del consumo del 46% sempre a 1,9GHz


28->14 LPE riduzione del consumo del 67%

Fammi capire: il grafico di AnandTech che ha riportato, invece, non conta nulla? O magari è falso?

[cdimauro]

Originariamente inviato da Piedone1113

Cesare lavori per Intel e anche per sentito dire dovresti sapere a spanne quanto incide sul bulk layer di metallizazioni consecutive.

No, Antonio: io faccio altro e non sono tenuto a esserne a conoscenza.

Bd ha 11 layer differenti.
Power 7+ ne ha 13.
Sappiamo per esperienza che ogni layer aggiuntivo abbassa le temperature e i voltaggi di funzionamento di una CPU.
Credi che si Bd avesse avuto 13 layer ( 2 in più ) avrebbe potuto alzare le frequenze ed abbassare contemporaneamente anche i consumi, ma che probabilmente questo avrebbe portato si ad egualiare sb come prestazioni St e superarlo in mt, ma avrebbe portato il costo della CPU ad un livello tale da essere fuori mercato.
Pensi che le mie siano considerazioni campate in aria oppure che i 13 layer permettono la 32nm soi di rendere meglio?

Inviato dal mio GT-I9505 utilizzando Tapatalk

Penso che quest'analisi dimostri come stiano realmente le cose.

AMD ha utilizzato 12 (DODICI!) layer a 40nm per... Bobcat! Che è l'architettura più economica che ha realizzato. Il tutto mentre Intel ha usato soltanto 9 layer, e li ha aumentati soltanto coi 14nm.

Dunque dovrei credere che AMD sarebbe stata incapace di aggiungere un solo layer per i 32nm (SE fosse stato realmente necessario, sia chiaro: non sta scritto da nessuna parte che avrebbe dovuto farlo!) per le sue architetture desktop e/o server...

[bjt2]

Originariamente inviato da cdimauro

E' per questo che preferisco uscirmene fuori da questi ragionamenti.

Ma se vedi i miei ragionamenti (a volte però l'ho ritenuto implicito) c'è un grande SE come premessa: se Zen ha lo stesso FO4 di BD/XV. Perchè è sotto gli occhi di tutti il livello di clock ottenuto da AMD con il 28nm BULK ciofeca (a detta di tutti): 4.3GHz di turbo max su XV... Mica bruscolini... E consumi di 2.5W a coppia di core, seppur a 1.7GHz... E 10-15W a coppia di core a 3.6GHz... Sul 28nm BULK fetecchia... E siccome il 14nm è Fin Fet, e sappiamo i vantaggi a livello elettronico che queso comporta, SE Zen ha lo stesso FO4 di BD/XV, ci si può auspicare un aumento di frequenza e/o diminuzione di TDP... Poi visto che la FPU di BD/XV è a 4 vie, è fisicamente possibile fare uno scheduler a 4 vie in un FO4 di 17, quindi anche passare da 2 ALU a 4 ALU, rimanendo in un FO4 17, dovrebbe essere possibile...

Originariamente inviato da cdimauro

Dunque possiamo finalmente affermare che il problema NON è dei 32nm SOI?

BD/XV ha un FO4 quasi la metà della vecchia architettura Hounds... E infatti si passa dai 3GHz di LLano ai 4/4.7 Ghz di BD/PD (130W/220W). Contro i 3.6GHz della stessa architettura sul 45nm... Non direi che si è migliorati...

[cdimauro]

Originariamente inviato da paolo.oliva2

Vorrei fare un esempio:

il 45nm SOI era di IBM.

Dalla FAB di Dresda è uscito 45nm versione liscia per Phenom II X4 e 45nm low-k per Phenom II X6.

Sempre dalla FAB di Dresda è stato prodotto il 32nm. Ora, sinceramente io non sapevo che sempre la FAB di Dresda produceva proci sul 32nm per IBM.
Ma come facciamo a sapere che il 32nm usato da IBM sia LO STESSO del 32nm usato per BD?

Se non leggete quello che viene riportato, io non posso farci niente. Vedi le mie repliche a george.

P.S. Edit
Già da quanto ha postato Piedone1113 (stavo scrivendo, non l'ho potuto leggere), Bd ha 11 layer differenti vs Power 7+ ne ha 13, quindi andrebbe rivista tutta la sequenza che hai postato di quanto IBM ha guadagnato nel passaggio silicio rispetto ad AMD perchè BD si è fermata a 11 layer e non è salita ulteriormente.

Ho appena risposto anche a questo.

Tu dai per scontato questo (che non mi sembra coerente) solamente per rafforzare la tua opinione che BD aveva il silicio buono e se ha disatteso è solamente per l'architettura.

No: io ho detto che altri hanno saputo sfruttarlo. E dunque i problemi di AMD coi 32nm SOI non sono dovuti al silicio.

Preciso... le carenze architetturali di BD non è che le nego, ma l'intenzione di AMD era quella di spendere il meno possibile realizzando un'architettura competitiva, ma competitiva si intende ad almeno 4,5GHz def e =>5GHz in turbo (per sopperire al basso IPC nell'ST) e sfruttare il CMT per ottenere potenze elevate in MT e CMT (come riduzione transistor) + SOI (basso leakage) per ottenere un numero di moduli SIMILE alla rivale Intel. AMD si è fermata nel desktop alla metà (8350 4m vs 5960X X8) e nell'ambito server 8m vs 22 core (quasi 1/3). E' tutto qui la mancanza di competitività... perchè OGGI, un BD XV 8m vs un Broadwell 8 core risulterebbe pure più efficiente.

Come sai, non mi piacciono le speculazioni. Per quanto riguarda BD, ho fornito camionate da dati: è la (micro)architettura che è fatta male a prescindere dalle frequenze che si ipotizzavano. Anche perché i 5GHz sono stati toccati (ignorando i consumi, per adesso), e le prestazioni sono quelle che sono.

A me stupisce che rispetto al 45nm il 32nm come passaggio miniaturizzazione non abbia abbassato il Vcore e pure l'aggiunta dell'HKMG sembra essere ininfluente.
Con le mie (poche) conoscenze tecniche, a me sembra un discorso che ciò abbia generate un leakage ben più alto, ed una conferma su ciò indirettamente è Komodo (BD X10). Se il problema era la frequenza, aumentare di 2 core avrebbe dovuto permettere un miglioramento di efficienza permettendo di abbassare le frequenze (un po' come fa Intel e tutti aumentando i core a die). Invece non l'ha fatto.
Il passaggio dal 32nm al 28nm Bulk non mi pare fosse esclusivamente per l'iGPU, in fin dei conti Trinity l'aveva, ma credo più basandomi sul fatto che Kaveri e Carrizo dovevano aumentare il numero di transistor per HSA (ed infatti hanno ben 3,2 milioni di transistor) e restare sul 32nm SOI probabilmente ciò non era possibile.

E di Llano cosa dici?

Se rifletti su questo punto, tu in post addietro hai riportato che il SOI era superiore al Bulk e quindi AMD non soffriva di perdite derivanti dal silicio.

Non sono stato io ad affermarlo: è bjt2 che ha detto che il SOI ha 10-20 volte (se non ricordo male) meno leakage.

Dal 32nm SOI è passata al 28nm Bulk, quindi con una diminuzione miniaturizzazione esigua, e se l'ha fatto non mi sembra manco da mettere in discussione che reputasse più idoneo il 28nm Bulk del 32nm SOI.

Anche i 28nm hanno i loro vantaggi. Altrimenti sarebbero rimasti tutti fermi ai 32nm.

Sul confronto bontà PP del 28nm Bulk GF vs 22nm e 14nm Intel penso sia inutile postarlo. Su questo TH avevo letto che l'impiego di librerie ad alta densità sul 28nm Bulk GF comportava QUASI un guadagno di un nodo, non so se Intel le utilizzi, ma in ogni caso al max il 28nm Bulk GF non arriverebbe mai al 22nm Intel.

Ti rifaccio questa domanda a cui penso volutamente non vuoi rispondere (visto che ormai è la 5a volta o più)
Se prestazionalmente e per efficienza (consumo prestazioni) BD in veste BR, come si posiziona vs Intel/22nm? Se il silicio 22nm Intel è superiore al 28nm Bulk GF e l'architettura BD inefficiente, come te lo spieghi che BR + 28nm sarebbe più efficiente di Intel +22nm?
Se mi chiarisci questo punto, magari arriviamo ad un punto dove mi puoi convincere che più di 8 core sul 32nm SOI AMD non li ha potuti mettere per colpa dell'architettura e non del silicio.

Non mi pare di aver evitato risposte sull'argomento.

Comunque, come ha riportato anche poco fa tuttodigitale, i 22nm di Intel non sono 22nm reali, ma all'incirca 26nm. Per cui Intel non aveva questo gran vantaggio sui 28nm della concorrenza.

E' coi 14nm che la situazione s'è completamente ribaltata: quelli di Intel sono reali, mentre quelli della concorrenza saranno sui 22-20nm.

[cdimauro]

Originariamente inviato da bjt2

Ma se vedi i miei ragionamenti (a volte però l'ho ritenuto implicito) c'è un grande SE come premessa: se Zen ha lo stesso FO4 di BD/XV. Perchè è sotto gli occhi di tutti il livello di clock ottenuto da AMD con il 28nm BULK ciofeca (a detta di tutti): 4.3GHz di turbo max su XV... Mica bruscolini... E consumi di 2.5W a coppia di core, seppur a 1.7GHz... E 10-15W a coppia di core a 3.6GHz... Sul 28nm BULK fetecchia... E siccome il 14nm è Fin Fet, e sappiamo i vantaggi a livello elettronico che queso comporta, SE Zen ha lo stesso FO4 di BD/XV, ci si può auspicare un aumento di frequenza e/o diminuzione di TDP... Poi visto che la FPU di BD/XV è a 4 vie, è fisicamente possibile fare uno scheduler a 4 vie in un FO4 di 17, quindi anche passare da 2 ALU a 4 ALU, rimanendo in un FO4 17, dovrebbe essere possibile...

Troppi se: I give up.

BD/XV ha un FO4 quasi la metà della vecchia architettura Hounds... E infatti si passa dai 3GHz di LLano ai 4/4.7 Ghz di BD/PD (130W/220W). Contro i 3.6GHz della stessa architettura sul 45nm... Non direi che si è migliorati...

Per AMD no. Per IBM sì.

Di conseguenza è la prima che non è riuscita a sfruttare adeguatamente il nuovo processo produttivo, visto che è lo stesso adottato da entrambe le aziende.

[cdimauro]

Originariamente inviato da Piedone1113

I primi Opteron oltre ad avere porte ht attive per il multisocket (serie 2x 4x 8x) il supporto a ram ecc, avevano anche la cache L2 con timing più rilassati rendendole difatti diverse dalla CPU desktop.

Ma l'architettura base è quella. Anche Intel per gli Xeon ha alcune cosucce abilitate (che piacciono tanto a Google, Facebook, Microsoft, Amazon, ecc.), ma non si mette certo a realizzare una microarchitettura diversa da quelle desktop, soltanto per cambiamenti marginali come questi.

Originariamente inviato da el-mejo

Ma infatti sono feature attivate (nel caso della cache, impostate) solo sui die della linea Opteron e disattivate in quella Athlon.
I pezzi di silicio sono gli stessi, cambia la destinazione d'uso.

Esatto.

Una cpu server "pura" è il Xeon Phi, che dalla prossima generazione verrà proposta anche sul socket sucessore del 2011-3-

Veramente è già disponibile da un po'.

Originariamente inviato da Piedone1113

Inverti pure i termini:
Xeon è la cpu server derivata dalla più estrema cpu consumer.

Nel senso che gli Xeon sono basati sulla precedente microarchitettura immagino.

X86 non è nata per le alte prestazioni parallele da tipico impiego server, piuttosto è una cpu General purpose che con il passare del tempo ha raggiunto prestazioni e caratteristiche da poter essere impiegata anche in ambito server.

Xeon Phi, che è x86, è stato appositamente realizzato per alte prestazioni parallele in ambito server e HPC.

[bjt2]

Originariamente inviato da cdimauro

Troppi se: I give up.

Dai... Il Se è uno solo... Anche se bello grosso...

[Ren]

Originariamente inviato da bjt2

A che processo si riferisce quel grafico? Perchè io sto parlando dell'Huwauei P9 plus, che ha un SoC fatto sul 16nm FF di TSMC, che ha 4 core A57 a 2.5Ghz, più 4 core A53 a 1.8GHz, più una GPU da 122GFLOPS, più il NB e il SB... E non credo che il TDP di tutto questo ben di dio sia più di 3 W, tenuto conto che la batteria da 10Wh è durata 18 ore, compreso lo schermo e l'apparato radio/wifi/bluetooth in uno scenario di utilizzo medio... Ho supposto che con il SoC a pieno carico (ad esempio videogioco) la batteria duri 3 ore, da cui 3W di consumo, compreso lo schermo. Ho supposto, esagerando, che i 3W li assorbano tutti i 4 core A57, quando invece c'è anche lo schermo, la GPU, il NB, l'apparato radio e i 4 core A53... Se quel grafico che hai postato si riferisce al processo a 14/16nm, allora quel cellulare, in situazione di videogioco scaricherebbe la batteria in mezz'ora, se non si fonde prima... Un cellulare non può dissipare più di 5W IMHO... Perchè i tablet con i SoC broadwell hanno TDP limitato a 15W e alcuni arrivano a scaldare, nonostante questo, anche oltre i 50 gradi...

Ok, anandtech con test strumentali veri non è affidabile.

Cosa mi dici di te che testi il consumo via batteria su un giochino con schermo accesso...
Fammi capire hai supposto anche il carico, il thermal limit, down-clock ed altre belle cosette con la forza dello sguardo.

Continua pure con i tuoi calcoli bislacchi...


ps. guarda nel Kirin del tuo telefono sono integrati gli A72

[bjt2]

Originariamente inviato da Ren

Ok, anandtech con test strumentali veri non è affidabile.

Cosa mi dici di te che testi il consumo via batteria su un giochino con schermo accesso...
Fammi capire hai supposto anche il carico, il thermal limit, down-clock ed altre belle cosette con la forza dello sguardo.

Continua pure con i tuoi calcoli bislacchi...


ps. guarda nel Kirin del tuo telefono sono integrati gli A72

Certo che sono affidabili... Ma Zen non ha il FO4 di questi ARM e già sul 28nm con XV AMD fa di meglio... 4 core 5W a 1.7GHz (non 2.7), con dei core con il quadruplo di potenza FPU... Sul 28nm. Scusa se è poco...
Quindi questo cos'è? Un miracolo? O forse XV ha un FO4 molto inferiore agli ARM ASIC, completamente sintetizzati, in cui si risparmia al massimo i costi di progettazione, perchè tutti fanno così e comunque l'energia necessaria la paga il cliente?

EDIT: P.S.: ho un vetusto iPhone 4, e sto aspettando un windows phone con CPU x86 (magari AMD) perchè sono innamorato di windows 10 e continuum (e con CPU x86 si dovrebbe avere anche la compatibilità win32)

[Ren]

Originariamente inviato da bjt2

Certo che sono affidabili... Ma Zen non ha il FO4 di questi ARM e già sul 28nm con XV AMD fa di meglio... 4 core 5W a 1.7GHz (non 2.7), con dei core con il quadruplo di potenza FPU... Sul 28nm. Scusa se è poco...
Quindi questo cos'è? Un miracolo? O forse XV ha un FO4 molto inferiore agli ARM ASIC, completamente sintetizzati, in cui si risparmia al massimo i costi di progettazione, perchè tutti fanno così e comunque l'energia necessaria la paga il cliente?

EDIT: P.S.: ho un vetusto iPhone 4, e sto aspettando un windows phone con CPU x86 (magari AMD) perchè sono innamorato di windows 10 e continuum (e con CPU x86 si dovrebbe avere anche la compatibilità win32)

Ma non ti bastavano i consumi di un arm a57/14nm per dimostrare i tuoi calcoli bislacchi ?
Cesare ti ha già fatto notare che non stanno in piedi con i consumi VERI del a57.


Se non ricordo male quei consumi di carrizo sono per "core pair", ossia un dual-core farlocco CMT. (infatti gli hanno fatto causa ad AMD)

Eccoti un carrizo 15-17w di tdp

http://www.notebookcheck.net/Carrizo....147654.0.html

Io leggo 1.8ghz per 4core farlocchi CMT su prime95, ma va bene anche cinebench (2.1ghz) per me.

Facciamo che sono 10w di cpu e 7w di altro... (sono generoso lo so )
Abbiamo già raddoppiato i consumi con test reali sotto carico.

Io aspetto i dati veri del hotchips, tu continua pure con i tuoi calcoletti se ti fa piacere...

[Piedone1113]

Originariamente inviato da cdimauro

No, Antonio: io faccio altro e non sono tenuto a esserne a conoscenza.

Penso che quest'analisi dimostri come stiano realmente le cose.

AMD ha utilizzato 12 (DODICI!) layer a 40nm per... Bobcat! Che è l'architettura più economica che ha realizzato. Il tutto mentre Intel ha usato soltanto 9 layer, e li ha aumentati soltanto coi 14nm.

Dunque dovrei credere che AMD sarebbe stata incapace di aggiungere un solo layer per i 32nm (SE fosse stato realmente necessario, sia chiaro: non sta scritto da nessuna parte che avrebbe dovuto farlo!) per le sue architetture desktop e/o server...

Cesare so che ti occupi di altro (prog su xeon phi )e per questo ti ho chiesto con il per sentito dire.
Il mio discorso invece è riferito ad altro:
I layer hanno costi diversi sia tra soi e bulk ( bobcat 40 nm tsmc) sia a parità di processo dalla complessità dei chip.
Più si scende di pp più è costoso il layer (ma bilanciato più che abbondantemente dalla maggiore quantità a wafer )
Che Bobcat abbia 12 layer non mi meraviglia ne mi fa cambiare opinione.
Un chip progettato e creato per il lowpower con un processo economico, dal design semplice e dal costo finale basso viene progettato in un certo modo ( e sopratutto su un processo rodato) e vai tranquillo.
Se progetti un chip che deve andare su un 32nm che ancora non esiste e ti prefiggi un certo costo con 11 layer e poi ti ritrovi un silicio che non ti permette le prestazioni preventivati corri ai ripari se:
Hai tempo.
Hai fondi.
Le modifiche da apportare non fanno lievitare i costi oltre un certo limite.
L'investimento può essere sfruttato anche in seguito.

Ma probabilmente AMD
Non aveva tempo
I costi di lavorazione lievitavano troppo.
Era antieconomico continuare a sviluppare un'architettura con evidenti (per AMD ) limiti.

Quindi credo che 13 layer avrebbero permesso i 4.5 Def 4.8 turbo (forse anche i 5 ghz) in 100w.

Avrebbe battuto il 4 core e pareggiato il 6 core Intel, con un prodotto dal costo produttivo comparabile e forse superiore, con investimenti che non sarebbero stati ammortizzati ( ritardo nell'uscita quasi a ridosso dei previsti 22 Intel che avrebbe reso bd costoso e inferiore ai diretti prodotti intel).
I 32 soi sono stati disastrosi per AMD per via dei costi non preventivati per farlo rendere al meglio.
Il 32 soi è superiore al 32 intel ma dal costo superiore (quindi non sfruttabile in ambito desktop) e midrange.
L'accoppiata intel 32bulk architettura ha un costo prestazioni ottimale per il settore di riferimento dei prodotti.
La storia che intel può investire più soldi in ricerca e sviluppo è valido fino ad un certo punto.
I soldi li deve recuperare ed anche guadagnarci sopra.
Sviluppo-progezzazione-costi produttivi-silicio hanno una perfetta convergenza tra loro ed il merito di aver ricavato tutto quanto possibile dal bulk è un merito di Intel e non un demerito di AMD.
Tutto questo però si è iniziato ad incrinare dopo i 22nm.
2 cose a sfavore di intel:
Architettura ormai da svecchiare pesantemente e costi di produzione praticamente partiti per la tangente.
Passare da 9 layer sul 32nm a 13 sul 14nm ha reso evidente la necessità di intel di ricalibrare la sua architettura alle diverse caretteristiche del silicio sui pp più spinti.

Inviato dal mio GT-I9505 utilizzando Tapatalk

[Free Gordon]

Zen verrà mostrato il 21-23 Agosto all'Hotchips di Cupertino...???

[Ren]

Originariamente inviato da Free Gordon

Zen verrà mostrato il 21-23 Agosto all'Hotchips di Cupertino...???

Yes, anche il Power9.

A New, High Performance x86 Core Design from AMD
Michael Clark
AMD


Micheal Clark è un veterano (in AMD dal 1993) ed ha SVILUPPATO BOBCAT E JAGUAR.

Non dico altro...

[Free Gordon]

Originariamente inviato da Ren

Non dico altro...