Litografia EUV, qualche aggiornamento da ASML

[Redazione di Hardware Upg]

Link alla notizia: http://www.hwupgrade.it/news/cpu/lit...sml_63758.html

Il principale produttore di scanner per la litografia dei semiconduttori rilascia alcune informazioni per le quali si può desumere un impiego della litografia EUV a partire dal 2020

Click sul link per visualizzare la notizia.

[LMCH]

L'EUV continua ad essere carico di promesse, ma il fatto che ci si lavori da così tanti anni ed ancora non sia "pronto" ci fa capire come sia una tecnologia estrema rispetto ai processi basati su lunghezze d'onda maggiori.
Praticamente gli EUV sono più simili ai Raggi X che alla luce visibile (degradano velocemente un sacco di materiali che con la luce visibile hanno molti meno problemi, problemi di messa a fuoco, problemi con la potenza max della fonte di EUV, ecc.)

[cdimauro]

E i macchinari consumano tantissimo, se non ricordo male...

[Ren]

Ad oggi solo samsung ha dichiarato di voler usare EUV per i 10nm.

Come dice l'articolo è probabile un approccio ibrido, con EUV solo per evitare gli strati da tre o quattro pattern. Per il resto litografia ad immersione.

Servirebbe l'utente blindwrite per maggiori info...

[LMCH]

Originariamente inviato da cdimauro

E i macchinari consumano tantissimo, se non ricordo male...

Hanno bisogno di sorgenti EUV potenti che hanno un efficienza bassissima (potenza utile circa 0,02% rispetto alla potenza elettrica di ingresso alla sorgente).

Ma fosse solo quello il problema sarebbe anche gestibile.

Se non sbaglio, per chip "grossi" tipo le GPU con le tecnologie EUV attuali bisogna "fotolitografarli a quadratini" perchè l' area utile di fotoincisione di una maschera messa a fuoco è più piccola del chip, con ovvie conseguenze sulle rese (probabilmente in certi casi bisognerà progettare il layout del chip tenendo conto di questo).
Non parliamo poi dei problemi tutti nuovi che si hanno con tutti i materiali utilizzati.

Persino una cosa "banale" come il photoresist ha molti più problemi a causa dell'alta efficienza di assorbimento delle radiazioni EUV (surriscaldamento rapido e sgasamento brutale con rischio sia di produrre difetti nell'immagine fotolitografata che di "sparare" impurità non volute nel chip che si sta producendo).

[Ren]

Originariamente inviato da LMCH

Se non sbaglio, per chip "grossi" tipo le GPU con le tecnologie EUV attuali bisogna "fotolitografarli a quadratini" perchè l' area utile di fotoincisione di una maschera messa a fuoco è più piccola del chip, con ovvie conseguenze sulle rese (probabilmente in certi casi bisognerà progettare il layout del chip tenendo conto di questo).
Non parliamo poi dei problemi tutti nuovi che si hanno con tutti i materiali utilizzati.

Credo di aver letto di una riduzione dello scanner con l'introduzione del High-NA (5nm ed oltre).

[cdimauro]

@LMCH: ma allora a che serve l'EUV? Se non è sostenibile, è inutile.

[LMCH]

Originariamente inviato da cdimauro

@LMCH: ma allora a che serve l'EUV? Se non è sostenibile, è inutile.

Sperano tutti di riuscire a mettere a punto tecnologie, macchinari, materiali e processo in modo da renderlo competitivo in tutte le tipologie di produzione di chip.
Chi ci arriva per primo (ad essere davvero competitivo) avrà un grosso vantaggio sui concorrenti in quelli che presumibilmente saranno gli ultimi step prima di arrivare al limite
delle tecnologie fotolitografiche.

[Rubberick]

Ma in tutto questo applicazioni pratiche e non di laboratorio di chip basati sul grafene invece che sul silicio?

Parlo anche di processi + laschi ovviamente non certo 5 nm.. potendo salire molto in frequenza rispetto a quello che si può fare con il silicio i problemi sono comunque compensati..

E' così difficile per dire fare degli engineering sample dove con il grafene si realizzi una copia di un processore non dico attuale ma anche di un 4-5 anni fa e lo si boosti in frequenza di brutto?

[LMCH]

Originariamente inviato da Rubberick

Ma in tutto questo applicazioni pratiche e non di laboratorio di chip basati sul grafene invece che sul silicio?

Parlo anche di processi + laschi ovviamente non certo 5 nm.. potendo salire molto in frequenza rispetto a quello che si può fare con il silicio i problemi sono comunque compensati..

E' così difficile per dire fare degli engineering sample dove con il grafene si realizzi una copia di un processore non dico attuale ma anche di un 4-5 anni fa e lo si boosti in frequenza di brutto?

Ancora adesso c'e' solo ricerca (senza sviluppo) riguardo "chip" basati su grafene e nanotubi perche ancheli si tratta di ideare nuovi metodi, trovare nuovi materiali adatti alle varie esigenze ecc.
Per questo i produttori hanno preferito puntare almeno per i prossimi step sull'EUV
(è un gran casino da gestire ma si sa già che ci si possono produrre chip
su larga scala).

Poi c'e' anche da aggiungere che si fa ricerca anche su altro, tipo i chip a Carburo di Silicio (SiC) e Nitruro di Gallio (GaN); usati già ora per roba a bassa integrazione ma che se si trovasse il modo di produrne wafer grossi e con difetti sufficientemente ridotti ...

Per rendere l'idea, i chip basati su SiC sono operativi fino a 600 gradi Celsius, reggono potenze molto più elevate rispetto a quelli in silicio e sono pure resistenti alle radiazioni
(infatti i prodotti basatisu SiC vengono usati per roba tipo applicazioni militari ed aerospaziali).
Con quelli si che ci si potrebbero fare dei pc con forno per arrosti integrato.

[Ren]

Originariamente inviato da cdimauro

@LMCH: ma allora a che serve l'EUV? Se non è sostenibile, è inutile.

Dal 2017 diventerà "sostenibile" da i 10nm in poi.

Per i 7nm servono 34 step litografici con la litografica ad immersione. Con la EUV solo 9. Troppe maschere per i piccoli produttori.

ASML ha ormai ultimato uno scanner da 125 wafer orari.

https://www.asml.com/products/system...roduct_id=9546