[Thread Ufficiale] Aspettando ZEN

[bjt2]

Originariamente inviato da Piedone1113

Questa è la parte che mi fa credere che ci possa essere un'implementazione SMT4.
+ 40% ipc ST + un ulteriore 40% SMT (che dovrebbe essere un valore medio e non di punta) danno un +196% sul core BD a solo +9% rispetto un modulo BD in MT.
Se queste sono prestazioni al top in ambito desktop, con un notevole aumento delle performance, in ambito server è praticamente un pareggio con BD ipotizzando un 20% di spazio risparmiato (tutto da verificare, anche a causa della densità relativa degli eventuali punti caldi dei core) non ci sarebbe un miglioramento tale da avvicinare il concorrente ed impensierirlo.

Beh, dai... E' probabile che con lo stesso die e consumo di 4 moduli BD tu abbia 8 core Zen alla stessa frequenza, se non superiore... Ossia un MT pari almeno al doppio, perchè 4 core Zen dovrebbero essere almeno pari a 4 moduli BD in MT e +40% in ST... Buttalo via... Ovviamente questo è dovuto solo al processo produttivo... Si spera che nel passaggio BD-> Zen a parità di area e transistors, oltre al +40% in ST si abbia anche qualcosa in MT...

[bjt2]

Originariamente inviato da gridracedriver

..il problema sai qual'è? che non tornano i conti così

Zen è stimato in ST +61% du PD, ovvero +15% Medio da PD a XV e +40% da XV a Zen.

teniamo buone le frequenze di PD 8350, 4/4.2ghz e i punteggi di CB_r15 96p ST e 640p MT , MP ratio 6.67x 4/4.2ghz:

per tanto in CB_r15 96p*1.61=155p in ST,

ora, se in MT fosse doppio rispetto a PD vorrebbe dire che farebbe 640*2=1280p in MT

a 4ghz fissi vorrebbe dire 155p/4.2*4=148p ST e i soliti 1280p MT. notate niente di strano?

1280p/148p=8.65x MP ratio, ovvero uno scaling MT di appena 8.65/8= +7% ...

e tenete presente che Cinebench l' "MP ratio" non lo considera come ho fatto io ma a frequenze operative effettive e non normalizzate!
sarebbe ancora peggio ovvero 1280/155=8.25 -> scaling MT di +3%

quindi o ST sarà più basso o MT più alto

Beh io parlavo di Zen vs XV, di cui abbiamo la dichiarazione... Lo scaling di Zen non può essere molto oltre gli 8x... Innanzitutto per la legge di Ahmdal... Se 8 core danno 6.67x, 16 thread non possono dare più di 12-14x... Però li gli 8 thread sono con il CMT, mentre i 16 thread sono con l'SMT... Quindi io prevedo uno scaling di 9-10x su CB per lo Zen x8...

Quant'è lo scaling di un i7 8 core, 16 threads? E' quad channel, quindi Zen avrà uno scaling al massimo leggermente superiore...

[el-mejo]

Originariamente inviato da gridracedriver

http://www.bitsandchips.it/english/5...east-initially

Quindi solo versioni con 6 e 8 core, sia con SMT abilitato sia senza.

Interessante

[stefanonweb]

Ciao, scusate... ma le Cpu Zen o prima ancora Bristol Ridge, andranno montate su delle mobo come tutti gli altri processori... Ecco mi chiedevo se intendono presentare le mobo AM4, oppure faranno aspettare ancora molto? Grazie.

[TheBestFix]

Originariamente inviato da gridracedriver

http://www.bitsandchips.it/english/5...east-initially

che la resa produttiva sia talmente alta da non avere inizialmente scarti di produzione per i x2 x4?
e gli x6 come li ottengono?
ovviamente la notizia e' da prendere con le pinze

[Piedone1113]

Originariamente inviato da bjt2

Beh, dai... E' probabile che con lo stesso die e consumo di 4 moduli BD tu abbia 8 core Zen alla stessa frequenza, se non superiore... Ossia un MT pari almeno al doppio, perchè 4 core Zen dovrebbero essere almeno pari a 4 moduli BD in MT e +40% in ST... Buttalo via... Ovviamente questo è dovuto solo al processo produttivo... Si spera che nel passaggio BD-> Zen a parità di area e transistors, oltre al +40% in ST si abbia anche qualcosa in MT...

Io mi riferivo ad un 8 core zen 14 nm vs ipotetico 8 moduli BD a 14 nm.
Quindi superficie occupata simile.
Se ci sarà "solo" +40% ipc st o si avranno frequenze superiori, cosa che dubito, o qualcos'altro.
Se invece si avrà + 60% ipc vs 8350 ed un ulteriore +40 smt avremmo:
BD 100 st, 180 mt
Zen 160 st 224 mt
Modulo vs Core con un + 60% in st ed un + 24% mt che sarebbe un limite accettabile, ma non rivoluzionario.

[bjt2]

Originariamente inviato da gridracedriver

5960x 3/3.5ghz cinebench r_15: 1337p MT , 140p ST , 9.55MPratio;

9.55x/8 -> +20% SMT, ma ci sono 500mhz di differenza!
se normalizziamo a 3ghz sarebbe:
140 -> 120p

1337/120=11.15x/8 -> +39% SMT alla stessa frequenza!

Buono! Allora c'è speranza maggiore per AMD... A meno che cinebench non sia AVX2 e forse avremo minore scaling...

Originariamente inviato da gridracedriver

http://www.bitsandchips.it/english/5...east-initially

Ho letto... Però sono scettico sugli x6 e anche sui no HT... Secondo me faranno X4 e X8 con o senza L3 o con metà L3 (non di meno perchè inclusiva)...

[bjt2]

Originariamente inviato da Piedone1113

Io mi riferivo ad un 8 core zen 14 nm vs ipotetico 8 moduli BD a 14 nm.
Quindi superficie occupata simile.
Se ci sarà "solo" +40% ipc st o si avranno frequenze superiori, cosa che dubito, o qualcos'altro.
Se invece si avrà + 60% ipc vs 8350 ed un ulteriore +40 smt avremmo:
BD 100 st, 180 mt
Zen 160 st 224 mt
Modulo vs Core con un + 60% in st ed un + 24% mt che sarebbe un limite accettabile, ma non rivoluzionario.

Beh, ma rispetto a BD è chiaro... Il +40% (sembra più un +45%) è riferito rispetto a XV, quindi ci siamo... Lo so che +24% in MT sembra misero, ma stiamo sempre confrontando CMT vs SMT... E +60% in ST è una buona cosa... Fatto sta che anche io spero che in MT si abbia qualcosa di più... Magari hanno un turbo maggiore...

[Piedone1113]

Originariamente inviato da bjt2

Beh, ma rispetto a BD è chiaro... Il +40% (sembra più un +45%) è riferito rispetto a XV, quindi ci siamo... Lo so che +24% in MT sembra misero, ma stiamo sempre confrontando CMT vs SMT... E +60% in ST è una buona cosa... Fatto sta che anche io spero che in MT si abbia qualcosa di più... Magari hanno un turbo maggiore...

Non dico che siano numeri da buttare in ambito desktop (siamo ai livelli delle attuali e future cpu top di gamma intel), è in ambito server che si avrebbe un quasi pareggio core to core con intel, ma con cpu 16+16 per amd e 20+20 per intel.
Con un SMT4 anche sacrificando un poco di ipc e frequenza (-10% totale) avremmo un 16+48 vs 20+20 che anche a parità ipc totale MT offrirebbero prestazioni reali molto differenti in alcuni scenari di utilizzo.

[X-Wanderer]

Originariamente inviato da george_p

Non ho menzionato desktop o mobile, ho semplicemente parlato di rendering finale (quello che realizzi esportando in formati diversi come tiff, jpeg sia per still che animazioni) e di rendering sull'area di lavoro (Quella cioè dove crei la scena o modello che stai realizzando).

E dipende dai lavori che realizzi tu. Personalmente ho usato il mio in firma per rendering still 4K e anche per animazioni ma è proprio il minimo accettabile.
Ma io non faccio CAD anche se ho renderizzato oggetti cad.
Con il software cad si progetta mentre per i rendering è più conveniente affidarsi a motori dedicati e, ribadisco, dipende sempre da ciò che si vuole realizzare come rendering.

ciao
no non dicevo l'avessi detto tu
ma quindi alla fine un portatile se provvisto di A10 andrebbe bene? altre soluzioni, a parte intel / nvidia, non ce ne sono?
perchè per le risorse che i programmi tipo autocad, archicad utilizzano ho letto sia che sfruttano cpu che vga, quindi alla fine credo che un giusto equilibrio sia la cosa migliore no?
però se non sbaglio paolo.oliva diceva che, nella programmazione cad, è la cpu a fare da padrone ( o sbaglio paolo? )
grazie a tutti
per non ammorbare ulteriormente il thread proverò a fare qualche altra ricerca. però appunto qui chiedo per quelle che secondo voi sono le soluzioni lato cpu. non vorrei dover prendere un altro portatile con i5 e nvidia gtxm

[paolo.oliva2]

Originariamente inviato da gridracedriver

http://www.bitsandchips.it/english/5...east-initially

Questo è buono per i prezzi

Lì scrivono (maybe) cioè può essere, con o senza SMT, ma SMT o meno lo fa Intel, perchè le probablità che un procio funzioni disabilitando l'SMT, sono praticamente nulle.

Se AMD commercializza Zen a partire da X6 è buono per il listino, poichè l'i7 X6 a più buon mercato è sui 380€ e di conseguenza, anche facendo SOLO il -20% (adesso non è che cambiate il -20% al -10%, dai), costerebbe 50€ in meno del 6700K, il cui confronto per me il 6700K avrebbe più potenza ST ma in MT Zen X6+6, con il +50% di core e di TH, anche con -20% di IPC, gli basterebbe una frequenza def non inferiore a 3,33GHz per stargli davanti. L'ES aveva già 3GHz... Se invece fosse 4GHz def, al -20% di ST controbatterebbe con un +20% di MT

[paolo.oliva2]

@Bjt2

Tu lo sai che io ti faccio sempre domande assurde... ho troppa fantasia.

Sarebbe possibile modificare un modulo di XV (o comunque un modulo CMT) per far si che in modalità 1 TH sia un super-core (cioè che il CMT non subentri e non faccia perdere quel -20%) e al posto dell'SMT entri in funzione il CMT?

I numeri sarebbero: +20% in ST e +80% in CMT.

Se facessimo una fantasia di evoluzione da XV, praticamente in primis si dovrebbe fare in modo di appesantire il core in quanto con BD era troppo "leggero" (e qui sono state inserite cache veloci, inclusive e la L0 e potenziamenti soarsi qua e la), se poi si potesse integrare il fatto di fare in modo che il CMT non influisca con 1 TH, vai con un +20%... ed in MT conservare l'80% del CMT vs il 30% dell'SMT.

Praticamente Zen sarebbe come se fosse un XV X16 CMT in MT, ed un X8 puro (senza CMT) come ST.

[bjt2]

Originariamente inviato da paolo.oliva2

@Bjt2

Tu lo sai che io ti faccio sempre domande assurde... ho troppa fantasia.

Sarebbe possibile modificare un modulo di XV (o comunque un modulo CMT) per far si che in modalità 1 TH sia un super-core (cioè che il CMT non subentri e non faccia perdere quel -20%) e al posto dell'SMT entri in funzione il CMT?

I numeri sarebbero: +20% in ST e +80% in CMT.

Se facessimo una fantasia di evoluzione da XV, praticamente in primis si dovrebbe fare in modo di appesantire il core in quanto con BD era troppo "leggero" (e qui sono state inserite cache veloci, inclusive e la L0 e potenziamenti soarsi qua e la), se poi si potesse integrare il fatto di fare in modo che il CMT non influisca con 1 TH, vai con un +20%... ed in MT conservare l'80% del CMT vs il 30% dell'SMT.

Praticamente Zen sarebbe come se fosse un XV X16 CMT in MT, ed un X8 puro (senza CMT) come ST.

Certo che si può fare... Ed è stato fatto da qualcun altro... Cerca VISC su Google... Solo che secondo me l'overhead di comunicazione tra i core è troppo elevato... Meglio fare un core bello grosso con SMT... Lo scopo di fare core piccoli comunicanti è che è più facile fare core veloci e che consumano poco se sono piccoli... Quindi tanti core piccoli, veloci e freddi, e si sposta il problema ad uno strato software... Ma ripeto... C'è un problema di latenza di comunicazione per lo spostamento dei dati tra i core, secondo me...

[paolo.oliva2]

Originariamente inviato da bjt2

Certo che si può fare... Ed è stato fatto da qualcun altro... Cerca VISC su Google... Solo che secondo me l'overhead di comunicazione tra i core è troppo elevato... Meglio fare un core bello grosso con SMT... Lo scopo di fare core piccoli comunicanti è che è più facile fare core veloci e che consumano poco se sono piccoli... Quindi tanti core piccoli, veloci e freddi, e si sposta il problema ad uno strato software... Ma ripeto... C'è un problema di latenza di comunicazione per lo spostamento dei dati tra i core, secondo me...

Ma una cache L3 inclusiva e veloce servirebbe a questo?

P.S.
Soft Machines Debuts VISC CPU Architecture With 3X Better IPC – AMD a Chief Investor
http://wccftech.com/amd-invest-cpu-i...soft-machines/
...Soft Machines has already accumulated over $125 million in funding. Leading investors are Samsung Ventures, AMD and Mubadala, the Abu Dhabi owned parent company of AMD's ex-manufacturing arm Globalfoundries...

Io ci ho capito poco... ma il problema di comunicazione per lo spostamento dei dati tra i core, il modulo lo risolverebbe a metà, nel senso che di per sè il modulo con 2 core non ha problema di trasferimento tra i 2 core che lo formano, per il resto una L3 inclusiva (e veloce) non avrebbe altro che la copia delle L2 di tutti i moduli (che potrebbero essere considerati core perchè di cascata sono 2 core). Dico male? Anzi... La L3 condivisa avrebbe pure la L1 e se sta L0 implementata con Zen avesse il compito di "avvicinare" ancor più quello che fa il core Y al core Z, praticamente velocizzerebbe ancor più lo scambio dati... nel senso che in teoria il core Y passerebbe alla L0 del core Z tramite la condivisione della L3 quello che fa senza passare per L1 e L2...

Io sin dall'inizio ho avuto sempre la sensazione che Keller non abbia fatto qualcosa di nuovo radicale, ma di aver fatto lavorare differentemente (e meglio) quello che c'era... poi io non ci sono andato pesante perchè altrimenti mi beccavo del filo-BD (oltre che filo-AMD), ma per me BD/modulo/CMT avevano una prospettiva di crescita enorme, ma segata dal 32nm sotto le aspettative e dalla mancanza di un silicio per HPC per 7 anni...
Nei calcoli che avete fatto procio + CMT vs procio + SMT, è chiaro che guadagnare +40% di IPC per avere una base forte su cui l'SMT apporta il suo +30% è una cosa... ma mi sembra più "facile" fare in modo che il CMT non perda quel 20% in ST conservando però quel +80% in MT del CMT

Zen con +40%, foss'anche + 45%, nei calcoli che fate ipotizzate più di un SMT2 perchè altrimenti avreste un MT di poco differente a quello di XV (8 moduli vs Zen 8 core + SMT). Ma se Zen fosse tipo un XV con la possibilità che il CMT non faccia perdere il 20% in ST, si partirebbe già da +20%, naturalmente Keller ci ha messo del suo sul core e un +20% non sarebbe stravolgente, perchè comunque già BD tra una release e l'altra un 10% l'ha sempre ottenuto.
Insomma, ci vuole un po' di fantasia, ma considerando un XV con +40% di IPC e +80% dal CMT (camuffato da SMT), ci credo bene che SU dichiara che Zen acquisirà l'80% del mondo server... perchè una cosa da un 8350 sarebbe (100 +61) +30% ed un'altra (100 +61) +80% 209,3 vs 289,8...

[Free Gordon]

Originariamente inviato da bjt2

Certo che si può fare... Ed è stato fatto da qualcun altro... Cerca VISC su Google... Solo che secondo me l'overhead di comunicazione tra i core è troppo elevato...

http://wccftech.com/amd-invest-cpu-i...soft-machines/

Cosa significa tutto ciò, bj??

Cioè come si fa ad aumentare l'IPC, usando un layer di astrazione software? (Ok sì ci sono anche dei transistor dedicati, circa il 20%...)


Potrebbe essere davvero l'uovo di Colombo per risolvere il problema del MT?

[bjt2]

Allora... Da quello che ho capito sono tanti piccoli core che all'occorrenza vengono uniti... Il mitologico reverse hyperthreading...
In pratica se più core sono assegnati a un thread, le istruzioni di un solo thread possono essere eseguite da più core. Il problema, risolto parzialmente in hardware e parzialmente in software, è spostare le microistruzioni da un core all'altro, che introduce latenza... Secondo VISC la latenza aggiuntiva è solo un ciclo di clock...

Il vantaggio è poter fare core più piccoli e quindi più efficienti e veloci su codice leggero, ma all'occorrenza unibili, con un po' di overhead, per aumentare l'IPC... Il problema sarebbe come fare a livello di SO: un numero variabile di cores, senza rebootare, non si è mai visto...

Quello che non si considera mai è l'overhead di avere tante porte... Una CPU a 10 porte ha più transistors e più strati per muxare e demuxare le istruzioni di una a meno pipeline: ci vogliono più transistor, più piste, più layer metallici, il FO4 aumenta e il layout diventa più incasinato. Oltre a consumare di più, anche la frequenza massima è limitata.

Facendo tanti piccoli core, se si riescono a riunire efficientemente, è l'uovo di colombo...

[Free Gordon]

Originariamente inviato da bjt2

Allora... Da quello che ho capito sono tanti piccoli core che all'occorrenza vengono uniti... Il mitologico reverse hyperthreading...
In pratica se più core sono assegnati a un thread, le istruzioni di un solo thread possono essere eseguite da più core. Il problema, risolto parzialmente in hardware e parzialmente in software, è spostare le microistruzioni da un core all'altro, che introduce latenza... Secondo VISC la latenza aggiuntiva è solo un ciclo di clock...
Il vantaggio è poter fare core più piccoli e quindi più efficienti e veloci su codice leggero, ma all'occorrenza unibili, con un po' di overhead, per aumentare l'IPC... Il problema sarebbe come fare a livello di SO: un numero variabile di cores, senza rebootare, non si è mai visto...
Quello che non si considera mai è l'overhead di avere tante porte... Una CPU a 10 porte ha più transistors e più strati per muxare e demuxare le istruzioni di una a meno pipeline: ci vogliono più transistor, più piste, più layer metallici, il FO4 aumenta e il layout diventa più incasinato. Oltre a consumare di più, anche la frequenza massima è limitata.
Facendo tanti piccoli core, se si riescono a riunire efficientemente, è l'uovo di colombo...

Il leggendario Reverse HT.... di cui si parlava già nell'epoca pre-BD!!!

Connessioni ottiche a 16bit per ovviare al problema?

[bjt2]

Originariamente inviato da Free Gordon

Il leggendario Reverse HT.... di cui si parlava già nell'epoca pre-BD!!!

Connessioni ottiche a 16bit per ovviare al problema?

Non capisco la cosa delle connessioni ottiche...
Il problema è che i cores sono separati e i vari scheduler/ROB devono essere collegati per scambiarsi le istruzioni, il che aggiunge complessità, quando l'obbiettivo iniziale era ridurla... Comunque la cosa interessante è che loro dicono di riuscire a fare questo scambio con un solo ciclo di latenza... E' come la latenza aggiuntiva che si ha in alcuni casi con la FPU per l'accesso in memoria, ogni CPU è vista come coprocessore dell'altro... E' una cosa molto intelligente, ma per ora le CPU sono unite solo a coppie, anche perchè poi si devono fare topologie diverse per unirne di più...
Quell'incremento di IPC in quel grafico credo che sia una simulazione...

[plainsong]

Originariamente inviato da TheBestFix

che la resa produttiva sia talmente alta da non avere inizialmente scarti di produzione per i x2 x4?
e gli x6 come li ottengono?
ovviamente la notizia e' da prendere con le pinze

Se confermata imho non depone bene in termini di prestazioni del singolo core vs Intel. Partire per tutti i modelli dal solo die x8 significherebbe che si propongono di puntare molto in termini di volume di vendite su questa configurazione, il che fa ipotizzare prezzi di commercializzazione di molto inferiori a quelli degli Intel x8.

[capitan_crasy]

Originariamente inviato da TheBestFix

che la resa produttiva sia talmente alta da non avere inizialmente scarti di produzione per i x2 x4?
e gli x6 come li ottengono?
ovviamente la notizia e' da prendere con le pinze

Credo che come esempio si possa prendere gli attuali FX, ovvero non esistono versioni dual core, primo perchè non ci sono abbastanza scarti, secondo non avrebbe nessun senso fare un x2 destinato al socket AM3+.
Magari un x4 ZEN è un po come un attuale dual core FX; sostanzialmente inutile soprattutto con il mercato delle APU...

Originariamente inviato da Free Gordon

Il leggendario Reverse HT.... di cui si parlava già nell'epoca pre-BD!!!

Connessioni ottiche a 16bit per ovviare al problema?

Quanti ricordi!
Se non sbaglio il reverse HT saltò fuori quando Bulldozer era ancora in fase embrionale cioè una sorta di super K10 con istruzioni SSE5.
Quando invece si seppe che BD era basato su un sistema a "Clustered Integer Core" (quindi più coerente per il reverse HT) fu smentita sul nascere l'utilizzo di tale tecnologia...