[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[bjt2]

Già SOI + Low-k è una bomba... Aggiungigi HKMG, portalo a 32nm, fallo gate first... INTEL arranca con un 32nm BULK gate last, anche se con HKMG, che consente un X6 a 3.33 GHz... Quando AMD quasi quasi ci arriva con un 45nm... (vedi Thuban)... Appena escono ne vedremo delle belle. E minore è la nanometria, maggiori saranno i vantaggi di AMD...

[Athlon 64 3000+]

Sinceramente non vedo di buon occhio Buldozer con frequenze strapompate perchè in parte mi fa ricordare il Pentium 4.
Io preferisco CPU con IPC monocore ottimo e magari frequenze sui 3,6 ghz max.
Speriamo che essendo una nuova architettura l'ipc monocore e multicore sia molto più alto del attuale K10.

[-El-]

Originariamente inviato da Athlon 64 3000+

Sinceramente non vedo di buon occhio Buldozer con frequenze strapompate perchè in parte mi fa ricordare il Pentium 4.
Io preferisco CPU con IPC monocore ottimo e magari frequenze sui 3,6 ghz max.
Speriamo che essendo una nuova architettura l'ipc monocore e multicore sia molto più alto del attuale K10.

Non dimenticare che NetBurst era una architettura molto piu sbilanciata verso le frequenze e che è nata con un processo nanometrico con un gate che all'origine era 5 volte più largo e assolutamente non adatto, e che rimase tale anche nelle sue versioni piu avanzate.
Amd crede molto nel Performance/Watt e nel Performance/Area:
per il primo utilizza una tecnologia di processo molto evoluta, che tornerà ad essere (se non lo è già) il punto di riferimento del mercato dei semiconduttori come prima del (disastroso) 65nm e impiegherà sistemi di risparmio energetico avanzati; per il secondo ha scelto di implementare la filosofia dei cluster.
Abbi fiducia, Amd non può permettersi un fornelletto... Anche se, dato il possibile clock, non mi aspetto Ipc senzazionali.. o meglio impressionanti se considerati per area e pe watt, ma non in assoluto per core.

[Pihippo]

Originariamente inviato da -El-

Non dimenticare che NetBurst era una architettura molto piu sbilanciata verso le frequenze e che è nata con un processo nanometrico con un gate che all'origine era 5 volte più largo e assolutamente non adatto, e che rimase tale anche nelle sue versioni piu avanzate.
Amd crede molto nel Performance/Watt e nel Performance/Area:
per il primo utilizza una tecnologia di processo molto evoluta, che tornerà ad essere (se non lo è già) il punto di riferimento del mercato dei semiconduttori come prima del (disastroso) 65nm e impiegherà sistemi di risparmio energetico avanzati; per il secondo ha scelto di implementare la filosofia dei cluster.
Abbi fiducia, Amd non può permettersi un fornelletto... Anche se, dato il possibile clock, non mi aspetto Ipc senzazionali.. o meglio impressionanti se considerati per area e pe watt, ma non in assoluto per core.

Ciao
Quoto il tuo pensiero.
Però ragazzi. Ho letto in inglese googlizzato la preview di dresdenboy, e ricollegandomi a quello che dice jf, non posso pensare che da k10 a BD vi sia un 13-15% di ipc in più, se veramente ci mettono tutta quella roba nel Bd (preview di dresdenboy) Cioè hanno rifatto tutto, dalla singola alu alla logica di OoO. Io mi aspetto un 20-25% nella sua prima revisione e con clock come detto da bjt2 abbastanza alti .

[paolo.oliva2]

Originariamente inviato da Athlon 64 3000+

Sinceramente non vedo di buon occhio Buldozer con frequenze strapompate perchè in parte mi fa ricordare il Pentium 4.
Io preferisco CPU con IPC monocore ottimo e magari frequenze sui 3,6 ghz max.
Speriamo che essendo una nuova architettura l'ipc monocore e multicore sia molto più alto del attuale K10.

Non si tratta di tifare AMD o Intel, però secondo me è un ragionamento logico e razionale.

Il progetto Buldozer è nato 4 anni fa, occhio e croce, quando praticamente AMD era nella condizione che il 65nm era sotto a quello Intel sia per clock che per TDP ma l'architettura non era certamente sotto per l'IPC.
L'X6 è limitato dal 45nm low-k, se avesse avuto pure l'HKMG un X8 ci sarebbe stato, e nei confronti con l'i7 sarebbe stato tutto diverso (mi ricordo chi reputava superiore l'architettura Core2... )
Tradizionalmente a me sembra che AMD abbia puntato sempre su un IPC alto, appunto perché di per sè da dopo il 90nm non ha mai avuto un silicio generoso in frequenza.
Se adesso Intel è davanti deve ringraziare AMD che ha dormito 4 anni, sia su nuove architetture che su nuovo silicio, altrimenti le cose sarebbero differenti.
Mi sembra chiaro che sulla base di 4 anni fa, in quella determinata situazione di silicio, è impensabile che AMD possa aver pensato di realizzare un procio puntando sul clock, ma bensì proprio il contrario, proprio sull'IPC.

Ora, leggendo a tratti quelle 24 pagine di articolo sul Buldozer, ci sono stati cambiamenti via via consistenti appunto perché le realtà sono cambiate, vedi diverse memorie, diverse prerogative I/O, ed altro.
Ma già il fatto che AMD butta fuori il Buldozer con un MC già compatibile con le DDR3 1866, la direbbe già lunga.
Un Thuban con il supporto alle 1600 (o 1333?) tirato a 4,5GHz non ha il benché minimo collo di bottiglia.
Allora... un BD X8 sarebbe del 50% più potente di un Thuban X6? Benissimo... allora un BD X8 a 3GHz avrebbe la stessa voracità di ram di un Thuban @4,5Hz... ma io non ho alcun collo di bottiglia... cosa vuol dire questo? Che BD tra IPC e clock deve avere comunque una banda di ram superiore di un 20-40% rispetto ad un 1090T a 4,5GHz...
E tra parentesi sicuramente si farà il giochetto già fatto per il Thuban, cioè MC supporta Jdec massimo e il resto via bios, per supportare le 2133.

Inoltre, per avere clock alti con il num max di core, AMD ha dovuto realizzare il low-k, mentre sembrerebbe che già all'uscita vi sarà l'X8 per il desktop (che vedrebbe il raddoppio nel server).

Allora mano a mano si confermerebbe quello che fino ad ora ci è giunto...

TDP/frequenze:
TDP molto bassi, visto che l'X8 è destinato al desktop da subito, e comunque DEVE avere frequenze da desktop, io sarei propenso a 3,4GHz almeno, visto che AMD non butta fuori un Thuban 3,4GHz anche se il TDP lo permetterebbe.

IPC
L'IPC non può essere basso per un'altra considerazione: Llano è su base K10 e tutti conosciamo l'IPC. Nel caso che l'IPC del buldozer fosse simile, mi sembra naturale che avrebbe giocato la carta di aumentare i core, visti i TDP bassi (discorso sopra), avrebbe realizzato BD dall'X6 in su.
Ma se BD sarà anche a 4 core mi sembra più che chiaro che avrà un IPC superiore ad un Llano K10 super su 32nm HKMG.

Insomma, come la vedo io non ho dubbi sull'IPC superiore, foss'anche solo di un 10%-20%. Ma quello che vedo e piuttosto chiaro è un aumento di frequenza non indifferente... Insomma, io darei per certo che un Thuban X6@4,5GHz farebbe la stessa figura di un 965C3 nei confronti di un 1090T, battuto su tutto, sul monocore (Turbo + IPC), sul multicore (IPC e num core max), sul TDP (32nm low-k HKMG), sull'OC e sul clock stock.

[capitan_crasy]

Direttamente dal sito AMD giunge la notizie che nessuna CPU di prossima introduzione supporterà le istruzioni 3DNow lanciate proprio da AMD con la CPU K6-2:

AMD introduced the 3DNow! ™ instruction set back in the K6-2 days to do Single Instruction Multiple Data (SIMD) instructions, otherwise known as vectorized instructions. These were mainly used for graphics intensive applications and even audio processing. Since then, we have added many SIMD instruction sets to our processors, such as the widely used Streaming SIMD Extensions (SSE) instruction set and its successive versions.

3DNow! instructions are being deprecated and will not be supported in certain upcoming AMD processors. In those processors, the 3DNow! Instructions feature flag bit will not be set. This is indicated by EDX bit 31 of CPUID function 8000_0001h. This is a good time to remind developers just how important it is to check for features supported at runtime before using them. We have always recommended this feature check at runtime as a best practice, but it becomes very important now to help prevent your program from failing if it tries to execute this instruction without first checking if the feature is supported. Around the same time as 3DNow! instructions were developed, programmers were accustomed to using a model of ‘try and catch’ to check if a processor supported an instruction or instruction set. This is when the application ‘tries’ to execute an instruction to see if it’s available. If the application receives an Undefined Exception (#UD) from the processor, it believes the instruction set isn’t available. These types of applications may not do well under newer virtual machines. That’s subject for another blog though.

Clicca qui...

[Foglia Morta]

Originariamente inviato da capitan_crasy

Direttamente dal sito AMD giunge la notizie che nessuna CPU di prossima introduzione supporterà le istruzioni 3DNow lanciate proprio da AMD con la CPU K6-2:

AMD introduced the 3DNow! ™ instruction set back in the K6-2 days to do Single Instruction Multiple Data (SIMD) instructions, otherwise known as vectorized instructions. These were mainly used for graphics intensive applications and even audio processing. Since then, we have added many SIMD instruction sets to our processors, such as the widely used Streaming SIMD Extensions (SSE) instruction set and its successive versions.

3DNow! instructions are being deprecated and will not be supported in certain upcoming AMD processors. In those processors, the 3DNow! Instructions feature flag bit will not be set. This is indicated by EDX bit 31 of CPUID function 8000_0001h. This is a good time to remind developers just how important it is to check for features supported at runtime before using them. We have always recommended this feature check at runtime as a best practice, but it becomes very important now to help prevent your program from failing if it tries to execute this instruction without first checking if the feature is supported. Around the same time as 3DNow! instructions were developed, programmers were accustomed to using a model of ‘try and catch’ to check if a processor supported an instruction or instruction set. This is when the application ‘tries’ to execute an instruction to see if it’s available. If the application receives an Undefined Exception (#UD) from the processor, it believes the instruction set isn’t available. These types of applications may not do well under newer virtual machines. That’s subject for another blog though.

Clicca qui...

Sharon Troia

[bjt2]

Originariamente inviato da Athlon 64 3000+

Sinceramente non vedo di buon occhio Buldozer con frequenze strapompate perchè in parte mi fa ricordare il Pentium 4.
Io preferisco CPU con IPC monocore ottimo e magari frequenze sui 3,6 ghz max.
Speriamo che essendo una nuova architettura l'ipc monocore e multicore sia molto più alto del attuale K10.

Ma guarda che ad esempio il Power 6 e il Power 7 hanno stadi delle pipeline a metà strada tra il P4 e il K10 e arrivano a oltre 4GHz (il P7) e non sono affatto processori malvagi...

[affiu]

volendo fare un ragionamento pessimistico e sempre sulla stessa scia di processore ,a parte il 32 nm gia di per se stesso conveniente, ci sarebbero delle differenze

un bulldozer x4 rispetto al deneb x4 avrebbe ,una possibile frequenza maggiore, una architettura superiore, ma soprattutto anche un turbo molto diverso ,che potrebbe amplificare (alzandogli la frequenza di lavoro) l'accelerarsi dei core che per modulo sono concepiti gia cosi!

in pratica ciascun core non deve essere inteso come da solo

ma da core ''cooperato'' dagli altri core ,che all'improvviso entrono in gioco ,come un fulmine ed in piu il turbo accelera il tutto

quindi secondo me ,il paragone core to core ,non tanto si puo fare

il senso del mono core,secondo questa architettura ''dovrebbe'' essere inteso correlato col multicore...

non ci sarebbe molta distinzione tra il funzionamento in monore/multicore....tranne nel caso in cui c'è una massiccia potenza che impegnerebbe tutti i core;ma per il resto uno o tutti ''sono la stessa cosa''

e cmq tutto questo con un consumo di almeno il 40% in meno del deneb....

vedremo un bulldozer x4 a soli 3 ghz....calpestare un deneb come se nulla fosse ....e l'x8 in certi scenari( ''turborizzato'' al max possibile) sarà semplicemente da solo

e dopo questo scenario di bulldozer ,piuttosto incompleto, nascera lui....l'atteso cordone verso il futuro......apu

si mostrera nudo e debole ,degno di profonda ammirazione, ma quando raggiungera la sua maturita sara destinato a regnare per molti anni

[paolo.oliva2]

Originariamente inviato da affiu

volendo fare un ragionamento pessimistico e sempre sulla stessa scia di processore ,a parte il 32 nm gia di per se stesso conveniente, ci sarebbero delle differenze

un bulldozer x4 rispetto al deneb x4 avrebbe ,una possibile frequenza maggiore, una architettura superiore, ma soprattutto anche un turbo molto diverso ,che potrebbe amplificare (alzandogli la frequenza di lavoro) l'accelerarsi dei core che per modulo sono concepiti gia cosi!

in pratica ciascun core non deve essere inteso come da solo

ma da core ''cooperato'' dagli altri core ,che all'improvviso entrono in gioco ,come un fulmine ed in piu il turbo accelera il tutto

quindi secondo me ,il paragone core to core ,non tanto si puo fare

il senso del mono core,secondo questa architettura ''dovrebbe'' essere inteso correlato col multicore...

non ci sarebbe molta distinzione tra il funzionamento in monore/multicore....tranne nel caso in cui c'è una massiccia potenza che impegnerebbe tutti i core;ma per il resto uno o tutti ''sono la stessa cosa''

e cmq tutto questo con un consumo di almeno il 40% in meno del deneb....

vedremo un bulldozer x4 a soli 3 ghz....calpestare un deneb come se nulla fosse ....e l'x8 in certi scenari( ''turborizzato'' al max possibile) sarà semplicemente da solo

e dopo questo scenario di bulldozer ,piuttosto incompleto, nascera lui....l'atteso cordone verso il futuro......apu

si mostrera nudo e debole ,degno di profonda ammirazione, ma quando raggiungera la sua maturita sara destinato a regnare per molti anni

Sei sempre un poeta .
Non lo so... a mio parere non è tanto un discorso di IPC e basta, ma nel confronto con l'i7 c'è anche un discorso di L3 "circolare" che privilegia il monocore e penalizza il multicore.
Se AMD arrivasse ad eguagliare l'IPC di SB in monocore, nel multicore darebbe delle mazzate non indifferenti.
Inoltre, a parer mio, il futuro è il multicore e sarebbe teoricamente inutile ricercare un IPC massimo, con ritardi nella commercializzazione, per arrivare ad avere un IPC alto nell'unica condizione di monocore, tra l'altro ottenibile sfruttando le capacità del silicio 32nm low-k HKMG che garantirebbero praticamente clock belli alti (considerare un X8 a 125W, con logica Turbo evoluta, i 7 core non utilizzati che si spegnerebbero e quant'altro, sarebbe relativamente facile anche con un IPC inferiore del 10%, ottenere il 10% in più di clock per pareggiare il tutto).

Poi volevo aggiungere una cosa... Sta storia del modulo Buldozer, che viene visto come 1 core o 2 core... non è che potrebbe in un certo senso lavorare in ottica monocore ma di fatto con 2 core... cioè che delle istruzioni vengono eseguite parallelamente e di fatto sarebbero "pronte" ad essere utilizzate, chiaramente in sequenza, ma con nessun tempo morto? Sicuro ho detto una stronzata... ma ci deve essere un perché di fondo su questo "modulo" Buldozer... A me viene da pensare come al discorso 32bit-64bit dove un flag decideva il modus operandi, ma allora era elaborato dagli stessi registri... ma ora?

[Dre@mwe@ver]

Originariamente inviato da paolo.oliva2

Poi volevo aggiungere una cosa... Sta storia del modulo Buldozer, che viene visto come 1 core o 2 core... non è che potrebbe in un certo senso lavorare in ottica monocore ma di fatto con 2 core... cioè che delle istruzioni vengono eseguite parallelamente e di fatto sarebbero "pronte" ad essere utilizzate, chiaramente in sequenza, ma con nessun tempo morto? Sicuro ho detto una stronzata... ma ci deve essere un perché di fondo su questo "modulo" Buldozer...

Intendi che i due core che compongono il modulo potrebbero "unirsi" anche quando le applicazioni sfruttano un solo core per aumentare l'efficienza? Doveva essere il "Reverse Hyperthreading", ma se non mi sbaglio è stato smentito da AMD...

[Dre@mwe@ver]

Originariamente inviato da paolo.oliva2

Poi volevo aggiungere una cosa... Sta storia del modulo Buldozer, che viene visto come 1 core o 2 core... non è che potrebbe in un certo senso lavorare in ottica monocore ma di fatto con 2 core... cioè che delle istruzioni vengono eseguite parallelamente e di fatto sarebbero "pronte" ad essere utilizzate, chiaramente in sequenza, ma con nessun tempo morto? Sicuro ho detto una stronzata... ma ci deve essere un perché di fondo su questo "modulo" Buldozer...

Intendi che i due core che compongono il modulo potrebbero "unirsi" anche quando le applicazioni sfruttano un solo core per aumentare l'efficienza? Doveva essere il "Reverse Hyperthreading", ma se non mi sbaglio è stato smentito da AMD...

[Athlon 64 3000+]

Mi sa che ho fatto confusione riguardo l'ipc monocore e come vorrei che sia per me Buldozer.
Spero naturalmente che l'IPC monocore di Buldozer sia molto di più del K10,ma quello che intendevo che è in ambito multicore un Buldozer x4 sia più veloce a parità di clock del Phenom II x6 e Core i7 9xx.

[paolo.oliva2]

Originariamente inviato da Athlon 64 3000+

Mi sa che ho fatto confusione riguardo l'ipc monocore e come vorrei che sia per me Buldozer.
Spero naturalmente che l'IPC monocore di Buldozer sia molto di più del K10,ma quello che intendevo che è in ambito multicore un Buldozer x4 sia più veloce a parità di clock del Phenom II x6 e Core i7 9xx.

Sono d'accordo, ma l'IPC non giudica l'importanza di un processore, ma riporta unicamente le istruzioni elaborate per ciclo di clock.
Essendo i processori in causa realizzati su silicio differente, e tra l'altro quello AMD avrebbe in più il low-k, ne consegue che l'importanza dell'IPC è relativa, perché ove AMD avesse il 20% in più di clock, anche con un IPC del 20% inferiore, sarebbe alla pari.

Facendo un esempio odierno abbiamo:

Phenom II X4 3,4GHz --> I7 X4 maggior IPC e clock simile = I7 X4 più potente.
Phenom II X6 3,2GHz --> I7 X4 clock simile, IPC simile = pareggio / I7 X6 clock simile, maggior IPC = I7 X6 più potente.
Buldozer.... clock ??? IPC ??? X8

[Ren]

Poi volevo aggiungere una cosa... Sta storia del modulo Buldozer, che viene visto come 1 core o 2 core... non è che potrebbe in un certo senso lavorare in ottica monocore ma di fatto con 2 core... cioè che delle istruzioni vengono eseguite parallelamente e di fatto sarebbero "pronte" ad essere utilizzate, chiaramente in sequenza, ma con nessun tempo morto? Sicuro ho detto una stronzata... ma ci deve essere un perché di fondo su questo "modulo" Buldozer... A me viene da pensare come al discorso 32bit-64bit dove un flag decideva il modus operandi, ma allora era elaborato dagli stessi registri... ma ora?

Non penso ci siano dei grandi miglioramenti quando il cluster lavora per metà.
I dati fetchati sono allocati per thread, quindi dubito abbiano potenziato le unità di branch il maniera bestiale. I decoder forse potrebbero dare un vantaggio minimo ed anche le unità di dispatch se condivise.

Sono invece curioso di sapere le parti del core disabilitabili per il risparmio energetico.

[Pihippo]

Originariamente inviato da Ren

Non penso ci siano dei grandi miglioramenti quando il cluster lavora per metà.
I dati fetchati sono allocati per thread, quindi dubito abbiano potenziato le unità di branch il maniera bestiale. I decoder forse potrebbero dare un vantaggio minimo ed anche le unità di dispatch se condivise.

Sono invece curioso di sapere le parti del core disabilitabili per il risparmio energetico.

Ciao
Secondo me si. Sopratutto se hanno implementato un loop detector (come nell'i7 che è alla fine una trace cache) . Quindi a meno di non fare il giochino branch-> flush L0-> fetch devono averla potenziata sta bpu.

[Ren]

Ciao
Secondo me si. Sopratutto se hanno implementato un loop detector (come nell'i7 che è alla fine una trace cache) . Quindi a meno di non fare il giochino branch-> flush L0-> fetch devono averla potenziata sta bpu.

Ciao,
Un miglioramento ci sarà sicuramente(algoritmi, tabelle...), ma non penso abbiano allargato il numero di istruzioni fetchabili per clock/thread. (in riferimento alle prestazioni single thread migliorate, quando metà del cluster è inutilizzato)


ps.Il loop detector scatta solo per alcuni tipi di istruzione prevedibili/ricorrenti per spegnere i decoder quando non servono.

[GT82]

Sto seguendo questa interessantissima discussione in attesa dell'ufficializzazione di BD tra pochi giorni

1- il pp sarà un 32nm low-k ma non HKMG che arriverà in seguito giusto?

2- sul discorso IPC maggiore di Tizio o Caio alla fine quello che conta saranno sempre i due rapporti

- prestazioni/area (costi di produzione...)
- prestazioni/consumi (che poi uno alle prestazioni ci arrivi grazie all'IPC o alla frequenza poco importa...)

fin qui però cercare prestazioni con la frequenza si è rivelato più inefficiente rispetto alla potenza bruta dell'architettura giusto? quindi BD potrebbe modificare questo assunto la cui dimostrazione reale più lampante fu l'architettura Netburst

correggetemi se sbaglio


3- l'SMT non porta aumenti di soli 7 punti percentuali, ci sono ambiti applicativi in cui il rapporto sale a 1.5x (cioè la bellezza di +50% di prestazioni a fronte di un aumento del consumo molto inferiore)

ad esempio il calcolo matematico/scientifico in generale, vi assicuro che abilitando l'HT o meno su un Pentium 4 paragonato ad un Athlon 64 le cose cambiano, se per pareggiare un Prescott a 3Ghz basta un A64 a 2Ghz, abilitando l'HT al P4 l'IPC sale di un buon 20% percui all'A64 per pareggiare servono 2.4Ghz

è da anni che l'SMT dimostra la sua utilità, prima di arrivare a Nehalem pensiamo ad Atom, vi assicuro che di picco si può arrivare ad un +25-30% di IPC se l'applicazione riesce a sfruttare appieno la tecnologia
pensate che un misero Atom la cui semplicità architetturale è palese (basti pensare che è derivato dal core P54C del primo Pentium!!) a 1.6Ghz nell'encoding/decoding video su software supportante l'HT pareggia un A64 1.2/1.25Ghz....

con Nehalem gli sviluppi sono proseguiti ulteriormente, e l'SMT è stato appicicato sopra una architettura con IPC già molto elevato

il risultato è che in alcuni ambiti come già detto sopra, si arriva ad un +50%

http://techreport.com/articles.x/18799/13


quindi AMD non può più evitare di implementare e sviluppare un approccio simile, che si chiamino moduli o altro

[capitan_crasy]

Originariamente inviato da GT82

Sto seguendo questa interessantissima discussione in attesa dell'ufficializzazione di BD tra pochi giorni

1- il pp sarà un 32nm low-k ma non HKMG che arriverà in seguito giusto?

No...
I 32nm SOi saranno da subito con tecnologia HKMG, casomai bisogna verificare se utilizzeranno il low-k da subito sui 32nm SOI...

2- sul discorso IPC maggiore di Tizio o Caio alla fine quello che conta saranno sempre i due rapporti

- prestazioni/area (costi di produzione...)
- prestazioni/consumi (che poi uno alle prestazioni ci arrivi grazie all'IPC o alla frequenza poco importa...)

fin qui però cercare prestazioni con la frequenza si è rivelato più inefficiente rispetto alla potenza bruta dell'architettura giusto? quindi BD potrebbe modificare questo assunto la cui dimostrazione reale più lampante fu l'architettura Netburst

correggetemi se sbaglio

AMD sta preparando una CPU X86 su base clustered-core quindi mi domando come diavolo si fa a paragonare Bulldozer con il Netburst???
Solo perchè hanno aumentato gli stadi non significa che AMD sia preparando un nuovo P4....
Già 2 anni fa si paragonava i K10 65nm ai prescott dimenticando che l'architettura e il numero di core della CPU non erano neanche parenti con i 90nm di Intel; ormai sono troppo vecchio per digerire certi paragoni al limite della follia!

3- l'SMT non porta aumenti di soli 7 punti percentuali, ci sono ambiti applicativi in cui il rapporto sale a 1.5x (cioè la bellezza di +50% di prestazioni a fronte di un aumento del consumo molto inferiore)

ad esempio il calcolo matematico/scientifico in generale, vi assicuro che abilitando l'HT o meno su un Pentium 4 paragonato ad un Athlon 64 le cose cambiano, se per pareggiare un Prescott a 3Ghz basta un A64 a 2Ghz, abilitando l'HT al P4 l'IPC sale di un buon 20% percui all'A64 per pareggiare servono 2.4Ghz

è da anni che l'SMT dimostra la sua utilità, prima di arrivare a Nehalem pensiamo ad Atom, vi assicuro che di picco si può arrivare ad un +25-30% di IPC se l'applicazione riesce a sfruttare appieno la tecnologia
pensate che un misero Atom la cui semplicità architetturale è palese (basti pensare che è derivato dal core P54C del primo Pentium!!) a 1.6Ghz nell'encoding/decoding video su software supportante l'HT pareggia un A64 1.2/1.25Ghz....

con Nehalem gli sviluppi sono proseguiti ulteriormente, e l'SMT è stato appicicato sopra una architettura con IPC già molto elevato

il risultato è che in alcuni ambiti come già detto sopra, si arriva ad un +50%

http://techreport.com/articles.x/18799/13

Abbiamo già parlato del perchè AMD non crede nel SMT...
Inoltre è bello parlare dei soli vantaggi del SMT ma si dimentica troppo facilmente degli svantaggi.

quindi AMD non può più evitare di implementare e sviluppare un approccio simile, che si chiamino moduli o altro

I moduli Bulldozer sono composti ognuno da due core reali o meglio fisici; concetto totalmente differente dal SMT la quale si basa su core che in pratica fisicamente non esistono...

..

[GT82]

Dispiace che non sia stato colto lo spirito del mio post

sia chiaro che se c'è uno che vorrebbe vedere AMD dominare sui processori blu quello sono io

di 7 pc che ho in casa o da parenti assemblati da me o di cui ho assistito l'acquisto ebbene tutti montano AMD
mi sembra che mi sia stato risposto un po' ingenerosamente

certo che non penso che alla AMD siano degli stupidi avendo assistito probabilmente anche un po' divertiti a dove era andata a infilarsi Intel con la Netburst

permetterete però che qualche ansia data dalle indiscrezioni sulla lunghezza delle pipeline di BD sia lecita dato che da 4 anni siamo sotto a Santa Clara come IPC
spiegato completamente dalla faccenda dei compilatori? siamo sicuri?

di solito aumentare gli stadi riduce l'IPC in caso di salti
di solito cercare prestazioni con la frequenza costa parecchio in termini di consumo

felicissimo, anzi direi, estasiato di essere smentito se BD dimostrerà al mondo il contrario


riguardo l'SMT comunque, allo stesso modo nemmeno quelli di Intel penso siano dei deficienti, quindi se l'hanno messo è evidente ed ormai assodato che il rapporto prestazioni/prezzo in termini di consumo addizionale è favorevole

qualunque applicazione che sfrutti il multithreading vede un boost prestazionale con punte di +50% come dimostrato

svantaggi? probabilmente compensati dal fatto che Nehalem di suo, senza SMT, ha un IPC molto alto



quanto consuma un modulo BD con due core fisici? perchè il vantaggio dell'SMT è proprio lì, impattare molto poco sul consumo.....