[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[digieffe]

Originariamente inviato da papafoxtrot

Non sapevo del cambio di processo produttivo; anche se in effetti era uscita una slide che dava le nuove CPU server, dopo interlagos, a 28nm e mi ero insospettito.
Che dire:
1) A Global foundries conviene, e di riflesso ad AMD. Inutile sviluppare due processi completamente diversi. Conviene, se si sviluppa un 28nm per GPU e chip ARM, adoperarlo anche per le CPU di AMD, facendo le dovute ottimizzazioni.
Ora non so quanto un processo per CPU possa essere differente da un processo nato per le schede video... Probabilmente c'è la differenza che il primo deve salire a 3-4GHz mentre le GPU vanno a 1GHz... D'altro canto ora AMD produce chip grafici (in Llano) sui 32nm SOI...
2) Voglio sperare che il 28nm SHP (stessa sigla del 32nm, fa notare il capitano) abbia anche il SOI... Altrimenti sinceramente temo che il 32nm SOI + HKMG non sia per nulla inferiore, quanto a prestazioni, al 28nm HKMG bulk... Certo il 28nm bulk è estremamente più economico, perché più piccolo e senza SOI, ma AMD ha bisogno di PP efficienti per fronteggiare il 22nm intel che grazie ai trigate transistor promette di essere ottimo e a basso prezzo.
Io credo che il SOI ci sarà... mi sembra strano che lo usino fino ai 32nm, per poi abbandonarlo per i 28 ed i 20, e ripescarlo per il 14nm, che peraltro mi auguro sia eccellente... dai nomi pare così.
Probabilmente, tra l'altro, la nuova fabbrica a new york gli darà anche modo di sviluppare con più anticipo e meno limitazioni i nuovi processi produttivi.

il processo produtivo a 28nm sarà lo stesso dei 32nm, si parla di shrink ottico, ossia di cambio del processo d'impressione sul wafer (banalizzando ma non è così: come se cambiassero le lenti agli ultravioletti) e credo null'altro... NON deriva affatto dal 28nm bulk...

il 20mn sarà completo di tutti i trattamenti come il 32 ed il 28...

il 14 aggiuneranno qualcosa al SOI...

[digieffe]

Originariamente inviato da papafoxtrot

Credo che Konodo, più che cancellato sia stato... hem... rinviato
Probabilmente BD ha dei bug da correggere velocemente, ed è valsa la pena di far uscire al volo un nuovo processore che aggiusti il tiro, implementando in parte o del tutto le innovazioni di piledriver, per poi passare a Komodo (su FM2) quando si sarà pronti, il prossimo autunno...

quoto

[The3DProgrammer]

Originariamente inviato da papafoxtrot

Te è meglio che torni sul libro di fisica delle superiori, o a fisica 2 se vuoi, o a elettrotecnica... Dove vuoi.
Ma se provi a dire una cosa del genere ad un qualunque esame del genere vecchio mio conviene che ti metti in attesa e speri che il prof avesse mooolti anni e fosse vicino alla pensione
Scusa, ma una lampadina se consuma 100W vuol dire che li dissipa, cioè semplicemente ci passa attraverso una corrente I ad una tensione V, tali che V*I = 100W.
Se la lampadina è "più efficiente"... cosa che poi non vuol dire nulla, semplicemente fa passare meno corrente, cioè ha una resistenza R più grande. A quel punto la corrente I2 che la attraversa è minore della I1 di prima. E la lampadina non dissipa più 100W, ma bensì I2*V < 100W.
Ma una lampadina attraversata da una corrente I ad una tensione V che assorbe ed allo stesso tempo dissipa meno di 100W credi a me, oltre a non essersi mai sentita, imbroglierebbe tutti i principi della termodinamica

hai ragione ho detto una ca*ta non so perche' mi era entrato in testa il fatto che una parte dell'energia venisse persa nella generazione di luce, quando in realta' una lampada ad incandescenza e' un semplice resistore e la luce viene prodotta proprio in relazione all'aumento di temperatura dell'elemento resistivo. Ammetto candidamente che l'elettrotecnica non era esattamente il mio punto forte nei lontani anni universitari chiuso ot

[bjt2]

Originariamente inviato da digieffe

come è possibile che ci siano una 60ina di watt di differenza in full load con il 990x???

facendo due conti a spanne
se la piattaforma in idle consuma di più: 135 vs 103 quindi +32w
la differenza in full load è 302 vs 211 quindi +91w

sottraiamo al full load la differenza della piattaforma 91w - 32w = 59W

allora è un FX8150 è un 125-59= 65w....

ecco la super mossa strategica inaspettata



certo che se qualcuno trovasse una spiegazione sarebbe meglio

I motivi potrebbero essere almeno 3: l'IPC di cinebench è 0.65 e per quanto il turbo possa salire, è limitato. Quindi se va bene solo il 50% o meno dei transistors sono attivi... 0.65 istruzioni per clock x 8 thread sono 5.2 istruzioni per clock, mentre i 4 moduli possono processare 12x4=48 istruzioni per clock... Circa il 10% del potenziale... Un altro motivo è che quei risultati sono i consumi dell'ES, che ha clock bassi rispetto ai sample produzione pechè serve solo a verificare il funzionamento... Un altro motivo potrebbe essere che è un esemplare a 95W... O tutti e tre i motivi contemporaneamente...

[bjt2]

Originariamente inviato da marchigiano

no però con i giusti distinguo perchè ci sarebbe anche da dire che a pari socket ogni mobo consuma in maniera diversa, se vedi il pc che ho in firma consuma 49W in idle (a def ovviamente) considerando che con questo carico l'ali renderà al 75% circa... e dimmi se hai mai visto una rece di un socket am3 consumare 50W in idle... prendi una top di gamma consuma anche 20W di più per via delle fasi sovradimensionate



se non raggiunge i 125w a 3.9 non viene rispettato quanto dichiarato da JF, cioè il turbo che pompa tanto quanto basta per sfiorare il tdp, se a 3.9 sei a 100w per dire, dei spingere a 4 o più



se una cpu consuma 100w significa che emette 100w di calore

Esistono anche le tolleranze... Più è alta la frequenza (e di conseguenza la tensione) più è alto lo spread dei possibili consumi. Questo perchè i consumi salgono esponenzialmente con tensione e temperatura e linearmente con la frequenza. Se a x volt e y gradi la variabilità della potenza è del, diciamo, 20% (99.9% dei chip entro il +-20%), a 1.1*x volt e y+20 gradi, tale variabilità sarà, ad esempio, del 50%. Loro devono garantirsi che anche il più sfigato dei chip rimanga nel TDP...

[bjt2]

Originariamente inviato da marchigiano

un momento un momento... il processore è un po come una resistenza variabile, per dire in idle sta a 0.8V e 5A quindi 160 mohm, in full 1.4V e 50A quindi 28 mohm

la resistenza che oppone all'elettricità viene convertita in calore c'è poco da fare... come una lampadina

A meno che non venga fatto lavoro meccanico o emesse onde elettromagnetiche... Il processore non si muove ( ), quindi non vale la prima, ma emette un po' di RF. Una parte è schermata e si trasforma in calore (lo schermo la assorbe) e un'altra parte è emessa... Però le RF emesse sono trascurabili, perciò se una CPU assorbe 100W, almeno 99W sono trasformati in calore...

[Ares17]

Originariamente inviato da leoneazzurro

Rispondo a questa: penso che AMD farebbe bene a seguire l'esempio di Intel e avere cache L2 più piccole e veloci e a demandare alla L3 il compito di condividere le informazioni comuni. Si potrebbe avere una versione desktop con meno cache L3 e una server con cache maggiorata. Il che è possibile. Il problema è che molte cose influenzano velocità e dimensione delle caches, ad esempio le frequenze operative obiettivo, i carichi di lavoro per cui la CPU è ottimizzata, il tipo di cache scelta e la gerarchia, ecc.
Non è facile capire cosa farà AMD con Piledriver. Di certo l'approccio conservativo non credo produrrebbe buoni frutti.

Credo che quest'approccio avrebbe dato i suoi frutti 5 anni fa.
Dopo la corsa ai megahertz ha sempre meno senso usare una cache inclusive per poche semplici questioni:
La capacità di scrivere in L2 ottimizza l'accesso medio alla ram di sistema.
I software vanno sempre verso il multiTH spinto e una cache L3 che funzioni effettivamente da memoria tampone in caso di miss diminuisce di molto le letenze e nel caso dei software ottimizzati per il multith risiedere interamente in L2 porta benefici per intel (il maggior parco cpu disponibile sul mercato) e conseguentemente ancora più per amd.
Certamente ad oggi la filosofia Intel paga di più, ma fra due tre anni anche intel sarà costretta ad usare una cache di tipo exclusive altrimenti l'elevato ipc dei core sarebbe frenato dalla quantità esorbitante di cache necessaria ad alimentarli costringendo ad avere meno unità elaborative rispetto ad una cache exclusive.

[Mparlav]

Leggevo su xtremesystems che il 12 ottobre prossimo su MicroCENTRO, catena USA di vendita online, gli FX dovrebbero essere direttamente in vendita.

[The3DProgrammer]

Originariamente inviato da leoneazzurro

Rispondo a questa: penso che AMD farebbe bene a seguire l'esempio di Intel e avere cache L2 più piccole e veloci e a demandare alla L3 il compito di condividere le informazioni comuni. Si potrebbe avere una versione desktop con meno cache L3 e una server con cache maggiorata. Il che è possibile. Il problema è che molte cose influenzano velocità e dimensione delle caches, ad esempio le frequenze operative obiettivo, i carichi di lavoro per cui la CPU è ottimizzata, il tipo di cache scelta e la gerarchia, ecc.
Non è facile capire cosa farà AMD con Piledriver. Di certo l'approccio conservativo non credo produrrebbe buoni frutti.

Secondo me un grosso problema sono le L1 write through che ammazzano le prestazioni in scrittura, in + come dicevo prima c'e' da considerare che quasi tutte le istruzioni hanno una latenza di esecuzione + alta rispetto a k10, la situazione e' quasi drammatica con le istruzioni x87 che sono anche dalle 2 alle 3 volte + lente rispetto a k10

[digieffe]

Originariamente inviato da Veradun

Non so se uno shrink ottico è possibile per qualcosa di complesso come una CPU e a questi livelli di miniaturizzazione.

In ogni caso per fare il 5 moduli c'è comunque bisogno di rifare il layout di tutta la CPU, perché lo shrink ottico non permetterebbe di aggiungere il quinto.

Il 22nm sarà un 20nm.

Il 14nm è FinFET e quindi è a tutti gli effetti un processo completamente nuovo, aggiungeranno solo una sigla, ma sotto l'etichetta cambia tutto.

In tutto ciò è MIA il FD-SOI di cui si è tanto parlato come alternativa planare ai FinFET, non si sa se abbandonato del tutto o parte della strategia GF non rivelata.

Errore di distrazione ... ero stato io a "rinfrescare" che erano stati cabiati i piani.. correggo

[XatiX]

Originariamente inviato da Mparlav

Leggevo su xtremesystems che il 12 ottobre prossimo su MicroCENTRO, catena USA di vendita online, gli FX dovrebbero essere direttamente in vendita.

Cosa confermata da un altro utente

[Korn]

Originariamente inviato da The3DProgrammer

Secondo me un grosso problema sono le L1 write through che ammazzano le prestazioni in scrittura, in + come dicevo prima c'e' da considerare che quasi tutte le istruzioni hanno una latenza di esecuzione + alta rispetto a k10, la situazione e' quasi drammatica con le istruzioni x87 che sono anche dalle 2 alle 3 volte + lente rispetto a k10

ma le x87 non si era detto che non le usava più nessuno?

[The3DProgrammer]

Originariamente inviato da Korn

ma le x87 non si era detto che non le usava più nessuno?

sicuramente sono deprecate in long mode, pero' penso ci siano ancora diversi software a 32bit che le usano (il spi e' uno di questi, lo so che nn conta niente, ma questo potrebbe spiegare perche' i BD sembrerebbero andare male con quel bench). d'altronde molti compilatori usano ancora x87 per default, quando compili a 32 bit (ho fatto adesso una prova con vs2010 come esempio, per default a 32bit tiene ancora x87 a 80bit, devi dirgli esplicitamente di compilare usando SSE/SSE2 per utilizzarle)

[capitan_crasy]

Premessa:
Queste sono solo voci e non cè niente di confermato

Vorrei chiarire una cosa:
Sono apparse alcune voci su un nuovo Core di nome Vishera o qualcosa del genere destinati al socket AM3+.
Molti hanno capito che così AMD avrebbe cancellato Komodo o comunque il socket FM2 in favore del solo socket AM3+.
In realtà questo nuovo core su socket AM3+ dovrebbe essere il tanto chiacchierato step C e non c'entra niente con il core Piledriver, in quanto evoluzione del silicio del core Zambezi.
Tra circa un anno AMD dovrebbe presentare il 10 core Piledriver desktop basato sul nuovo socket FM2, quindi su una nuova piattaforma erede naturale della piattaforma Scorpius...

Ricapitolando:
Ottobre:
Core Zambezi 8/6/4 core step Bx su socket AM3+
Inizio 2012?:
Core Vischera 8/6/4 core spep Cx su socket AM3+
Terzo/quarto trimestre 2012?:
Core Komodo 10/8/6 core step?? su socket FM2

E tanto per essere precisi lo step C non dovrebbe portare miglioramenti nel IPC ma frequenze più alte a parità di TDP (qualcuno ha azzardato un paragone tra lo step C2 del core Deneb con lo step E0 del core Thuban)...

[The3DProgrammer]

Originariamente inviato da capitan_crasy

Premessa:
Queste sono solo voci e non cè niente di confermato

Vorrei chiarire una cosa:
Sono apparse alcune voci su un nuovo Core di nome Vishera o qualcosa del genere destinati al socket AM3+.
Molti hanno capito che così AMD avrebbe cancellato Komodo o comunque il socket FM2 in favore del solo socket AM3+.
In realtà questo nuovo core su socket AM3+ dovrebbe essere il tanto chiacchierato step C e non c'entra niente con il core Piledriver, in quanto evoluzione del silicio del core Zambezi.
Tra circa un anno AMD dovrebbe presentare il 10 core Piledriver desktop basato sul nuovo socket FM2, quindi su una nuova piattaforma erede naturale della piattaforma Scorpius...

Ricapitolando:
Ottobre:
Core Zambezi 8/6/4 core step Bx su socket AM3+
Inizio 2012?:
Core Vischera 8/6/4 core spep Cx su socket AM3+
Terzo/quarto trimestre 2012?:
Core Komodo 10/8/6 core step?? su socket FM2

E tanto per essere precisi lo step C non dovrebbe portare miglioramenti nel IPC ma frequenze più alte a parità di TDP (qualcuno ha azzardato un paragone tra lo step C2 del core Deneb con lo step E0 del core Thuban)...

questo avrebbe + senso. Quindi l'8170 potrebbe essere basato su step c?

[scrat1702]

Originariamente inviato da marchigiano

se non raggiunge i 125w a 3.9 non viene rispettato quanto dichiarato da JF, cioè il turbo che pompa tanto quanto basta per sfiorare il tdp, se a 3.9 sei a 100w per dire, dei spingere a 4 o più

O potrebbe benissimo essere che il PP ancora acerbo ha delle impennate nei consumi oltre certe frequenze magari con i die più ai bordi del wafer. E un'ipotesi ma potrebbe essere così. Poi i 125W per come li concepisce AMD non dovrebbero mai essere raggiunti in condizioni di utilizzo normali.
Percio dire che il turbo funziona male al momento lo vedo un po azzardato.

[scrat1702]

Originariamente inviato da The3DProgrammer

questo avrebbe + senso. Quindi l'8170 potrebbe essere basato su step c?

Molto probabile visto che lo presenteranno in futuro quando e palese che ne avrebbero bisogno come il pane al lancio.

[capitan_crasy]

Originariamente inviato da The3DProgrammer

questo avrebbe + senso. Quindi l'8170 potrebbe essere basato su step c?

Questo non lo so (ancora ), ma può darsi che AMD sostituisca silenziosamente con il nuovo step C i modelli usciti con lo step B2 (un po come è successo con i Phenom2/Athlon2 C2/C3) in modo da non fare troppo rumore...

[papafoxtrot]

Originariamente inviato da capitan_crasy

Premessa:
Queste sono solo voci e non cè niente di confermato

Vorrei chiarire una cosa:
Sono apparse alcune voci su un nuovo Core di nome Vishera o qualcosa del genere destinati al socket AM3+.
Molti hanno capito che così AMD avrebbe cancellato Komodo o comunque il socket FM2 in favore del solo socket AM3+.
In realtà questo nuovo core su socket AM3+ dovrebbe essere il tanto chiacchierato step C e non c'entra niente con il core Piledriver, in quanto evoluzione del silicio del core Zambezi.
Tra circa un anno AMD dovrebbe presentare il 10 core Piledriver desktop basato sul nuovo socket FM2, quindi su una nuova piattaforma erede naturale della piattaforma Scorpius...

Ricapitolando:
Ottobre:
Core Zambezi 8/6/4 core step Bx su socket AM3+
Inizio 2012?:
Core Vischera 8/6/4 core spep Cx su socket AM3+
Terzo/quarto trimestre 2012?:
Core Komodo 10/8/6 core step?? su socket FM2

E tanto per essere precisi lo step C non dovrebbe portare miglioramenti nel IPC ma frequenze più alte a parità di TDP (qualcuno ha azzardato un paragone tra lo step C2 del core Deneb con lo step E0 del core Thuban)...

Grazie Capitano, immaginavo una cosa simile, anceh se pensavo fosse possibile qualche correzione da qualche parte, visto il cambio di nome.
In ogni caso immagino che un nuovo step produttivo possa garantire CPU ancor più performanti dell'8170... Voglio dire... Solo per il maturare del PP attuale, l'8170 quest'inverno a 125W credo sarebbe possibile... O sbaglio?

Avrei un paio di domande per te:
- E' possibile che lo step C integri il low-k?
- Komodo lo aspettiamo a 32 nani, giusto? Io ritengo molto probabile che almeno lui abbia il low-k. Che ne pensi?
- Anche gli opteron seguirenno una politica di aggiornamento simile? Voglio dire, avranno sia il nuovo step, sia il passaggio a komodo? useranno core piledriver e integreranno il pci-e? Come faranno a integrare il pci-e su un sistema server, che può avere diverse CPU, e non tutte installate sulla mobo? Ci sarebbero slot pci-e non utilizzabili se non monti tutte le mobo!
- Dopo komodo, nel 2013, è atteso BD next gen. Sarà lui il primo a 28 nani?


AH dimenticavo: grazie a leoneazzurro e chi sta commentando i possibili bug/problemini di BD! Interessante anche il discorso delle caches.

[capitan_crasy]

Originariamente inviato da papafoxtrot

Grazie Capitano, immaginavo una cosa simile, anceh se pensavo fosse possibile qualche correzione da qualche parte, visto il cambio di nome.
In ogni caso immagino che un nuovo step produttivo possa garantire CPU ancor più performanti dell'8170... Voglio dire... Solo per il maturare del PP attuale, l'8170 quest'inverno a 125W credo sarebbe possibile... O sbaglio?

Occhio che per il momento sono solo voci...
Per quanto riguarda i nuovi modelli aspettiamo e vediamo...

Avrei un paio di domande per te:
- E' possibile che lo step C integri il low-k?

E' possibile anche se sono orientato più sul no...
Lo step C è stata un "esigienza" e quando saranno disponibili i documenti tecnici ufficiali sullo step B2 potrebbe essere tutto più chiaro...

- Komodo lo aspettiamo a 32 nani, giusto? Io ritengo molto probabile che almeno lui abbia il low-k. Che ne pensi?

Sono d'accordo...

- Anche gli opteron seguirenno una politica di aggiornamento simile? Voglio dire, avranno sia il nuovo step, sia il passaggio a komodo? useranno core piledriver e integreranno il pci-e? Come faranno a integrare il pci-e su un sistema server, che può avere diverse CPU, e non tutte installate sulla mobo? Ci sarebbero slot pci-e non utilizzabili se non monti tutte le mobo!

Quello sicuro è che nel 2012 ci sarà il core Sepang (Max 10 core) e il core Terramar (max 20 core) basati su BD di seconda generazione con PCI-Express 3.0 integrato nel DIE e triple channel DDR3 per quanto riguarda le soluzioni Sepang.
Naturalmente ci saranno anche nuovi socket chiamati C/G2012....

- Dopo komodo, nel 2013, è atteso BD next gen. Sarà lui il primo a 28 nani?

Purtroppo non ho ancora informazioni sulle CPU del 2013...