[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[astroimager]

Originariamente inviato da Pat77

...BD sarà abbastanza flessibile da esprimere il suo potenziale anche senza uno spiccato parallelismo.

Su questo aspetto dovrebbe compensare l'IPC un po' superiore e soprattutto la frequenza, sia base che Turbo. 32nm con HKMG, pipeline + lunghe, core estremamente distanziati... CPU che non sembrano puntare poco su un alto rapporto frequenza/TDP.

Aggiungo: rispetto alle architetture passate c'è il vantaggio delle istruzioni AVX, che se sfruttate dovrebbero rendere moltissimo.

[gi0v3]

Originariamente inviato da cionci

Sulle miniITX ancora niente, ma si trova molto sull'HP DM1z: http://forum.notebookreview.com/hp-p...p-dm1z-25.html
Anche su YouTube puoi vedere diversi video.
Tipo questo: http://www.youtube.com/watch?v=2fqF6...eature=related

a pagina 51
http://forum.notebookreview.com/hp-p...p-dm1z-51.html
ci sono le foto di uno degli utenti, e qua
http://forum.notebookreview.com/hp-p...p-dm1z-57.html
le screen dell'indice prestazioni di windows al variare della ram di sistema ( e quindi della ram condivisa sulla gpu)

e qui
http://forum.notebookreview.com/hp-p...p-dm1z-43.html
le foto del portatilino aperto, a quanto pare non serve svitare niente per togliere le plastiche inferiori, è tutto a incastro

per ora a quanto pare le uniche cose che non vanno sono il wifi che sotto linux non viene riconosciuto bene e il fatto che non ci si riesce a installare mac os e l'autonomia, tutti i discorsi del fatto che hp dichiara fino a 9 ore e mezza di autonomia e tutti hanno riscontrato tra le 5 e le 7 ore, a seconda dei bench effettuati... era perchè nessuno aveva provato a metterci un ssd, con un ssd effettivamente arriva a più di 9 h di autonomia

[Pat77]

Originariamente inviato da astroimager

Su questo aspetto dovrebbe compensare l'IPC un po' superiore e soprattutto la frequenza, sia base che Turbo. 32nm con HKMG, pipeline + lunghe, core estremamente distanziati... CPU che non sembrano puntare poco su un alto rapporto frequenza/TDP.

Aggiungo: rispetto alle architetture passate c'è il vantaggio delle istruzioni AVX, che se sfruttate dovrebbero rendere moltissimo.

Come sono state incluse? Nel senso in Sandy, secondo me, sono state un problema non da poco, essendo a 256 bit si rischiava di rendere l'architettura troppo complessa e quindi si sono fuse, diciamo, 2 execution port da 128 bit per formarne una da 256 bit in presenza di una istruzione avx.
In BD le execution port sono a 256 bit?

[General Blue]

Originariamente inviato da gi0v3

l'autonomia, tutti i discorsi del fatto che hp dichiara fino a 9 ore e mezza di autonomia e tutti hanno riscontrato tra le 5 e le 7 ore, a seconda dei bench effettuati... era perchè nessuno aveva provato a metterci un ssd, con un ssd effettivamente arriva a più di 9 h di autonomia

Influisce per quasi 2 ore sull'autonomia il cambio da hd meccanico a ssd?? C'è qualche utente del forum che l'ha sperimentato direttamente? Se è così diventa un must! Pensavo si risparmiassero al massimo 2 o 3 watt sotto carico e uno in idle, se influisce così tanto vuol dire che di media il consumo di zacate nell'uso normale deve essere abbastanza basso...

[gi0v3]

Originariamente inviato da General Blue

Influisce per quasi 2 ore sull'autonomia il cambio da hd meccanico a ssd?? C'è qualche utente del forum che l'ha sperimentato direttamente? Se è così diventa un must! Pensavo si risparmiassero al massimo 2 o 3 watt sotto carico e uno in idle, se influisce così tanto vuol dire che di media il consumo di zacate nell'uso normale deve essere abbastanza basso...

devi considerare che su quel portatilino o ti mettono un ssd o un hard disk tradizionale ma a 7200 rpm, che aiuta per le prestazioni ma non per i consumi... e più di un utente si è lamentato che il disco a piatti, sul dm1z, vibri e faccia un rumore decisamente percepibile... se il disco macina in continuazione, su un sistema che a occhio consuma meno di 40w tutto insieme, la differenza sui consumi dell'hard disk la senti

dopodichè hp ti fa pagare 290$ in più per un ssd da 128 gb con prestazioni sconosciute (controller? processo produttivo? cache?) mentre con meno soldi ti prendi un sandforce da 120 gb... altra cosa interessante sarebbe capire, e sto aspettando che qualcuno in quel thread faccia un paio di prove, se nello slot minipcie libero che si vede nelle foto si può installare un ssd minipcie... a quel punto hai due hard disk su un portatile da meno di un chilo e mezzo restando con 6 ore di autonomia

[General Blue]

Ah, l'hard disk di base è da 7200rpm... si spiega un pò di più la cosa! Si con anche la possibilità di utilizzare la lo slot pci la faccenda diventerebbe davvero interessante.

[astroimager]

Originariamente inviato da Pat77

Come sono state incluse? Nel senso in Sandy, secondo me, sono state un problema non da poco, essendo a 256 bit si rischiava di rendere l'architettura troppo complessa e quindi si sono fuse, diciamo, 2 execution port da 128 bit per formarne una da 256 bit in presenza di una istruzione avx.
In BD le execution port sono a 256 bit?

Dalla prima pagina: "...lo sfruttamento di queste istruzioni verrà compiuto da Bulldozer mettendo in parallelo le due unità Floating Point a 128bit la quale, dal tipo di applicazione in esecuzione, possono essere configurate anche come 4x64bit, 2x128bit e 1x256bit."

Bjt2 può essere più preciso. Mi pare che AMD avesse un apprezzabile vantaggio sotto questo aspetto.

Oltre alle AVX, che quando sfruttate daranno un ovvio boost rispetto alle passate architetture AMD e Intel pre-SB, ho visto che in BD saranno integrate le recenti Intel SSE4.1-4.2 (non so se ci sarà un gain tangibile rispetto alle SSE4a), AES, CMUL, e quelle proposte da AMD: XOP, FMA4, CVT16 (SSE5 con compatibilità AVX).

[Pihippo]

Originariamente inviato da Pat77

Come sono state incluse? Nel senso in Sandy, secondo me, sono state un problema non da poco, essendo a 256 bit si rischiava di rendere l'architettura troppo complessa e quindi si sono fuse, diciamo, 2 execution port da 128 bit per formarne una da 256 bit in presenza di una istruzione avx.
In BD le execution port sono a 256 bit?

Ciao
Sono state implementate mediante due unità FMAC ovvero fused multiply accumulate di ampiezza 128bit che è in grado di fare in poche parole questa operazione qui x<----x*(y*z) ovvero un operazione di moltiplicazione ed addizione con un solo rounding e ciò consente lo speed up ad esempio dei do product di alcuni tipi di calcolo matriciale e sopratutto una perdita di precisione minore rispetto ad operazioni fp equivalenti. Mediante l'unione di queste due unità ogni ciclo di clock ci può essere l'issue di una avx . C'è da dire che in ambiente desktop si potrebbe trovare più vantaggio dalle XOP ovvero di operazioni su vettori interi. Ma visto che ce le ha solo amd dubito che i developer seguano subito.

[Pat77]

Originariamente inviato da astroimager

Dalla prima pagina: "...lo sfruttamento di queste istruzioni verrà compiuto da Bulldozer mettendo in parallelo le due unità Floating Point a 128bit la quale, dal tipo di applicazione in esecuzione, possono essere configurate anche come 4x64bit, 2x128bit e 1x256bit."

Bjt2 può essere più preciso. Mi pare che AMD avesse un apprezzabile vantaggio sotto questo aspetto.

Oltre alle AVX, che quando sfruttate daranno un ovvio boost rispetto alle passate architetture AMD e Intel pre-SB, ho visto che in BD saranno integrate le recenti Intel SSE4.1-4.2 (non so se ci sarà un gain tangibile rispetto alle SSE4a), AES, CMUL, e quelle proposte da AMD: XOP, FMA4, CVT16 (SSE5 con compatibilità AVX).

Quindi le execution units sono 3 come sandy, 2 fp e 1 per gli interi presumo, sempre tutte a 128bit e ne fonde 2 per AVX in modo più flessibile.
Vedremo se le performance miglioreranno anche con le SSE.

[astroimager]

Originariamente inviato da Pihippo

Ciao
Sono state implementate mediante due unità FMAC ovvero fused multiply accumulate di ampiezza 128bit che è in grado di fare in poche parole questa operazione qui x<----x*(y*z) ovvero un operazione di moltiplicazione ed addizione con un solo rounding e ciò consente lo speed up ad esempio dei do product di alcuni tipi di calcolo matriciale e sopratutto una perdita di precisione minore rispetto ad operazioni fp equivalenti. Mediante l'unione di queste due unità ogni ciclo di clock ci può essere l'issue di una avx . C'è da dire che in ambiente desktop si potrebbe trovare più vantaggio dalle XOP ovvero di operazioni su vettori interi. Ma visto che ce le ha solo amd dubito che i developer seguano subito.

Le due unità sono queste, immagino:



In sostanza BD sfrutta le AVX in maniera diversa rispetto ad SB... in molti siti si dice che quest'ultimo ha un throughput doppio rispetto a BD (256 vs 128 bit). Ma queste due FMAC unite rendono la metà rispetto alle 2 e.p. fuse di SB?

[Pat77]

Originariamente inviato da astroimager

Le due unità sono queste, immagino:



In sostanza BD sfrutta le AVX in maniera diversa rispetto ad SB... in molti siti si dice che quest'ultimo ha un throughput doppio rispetto a BD (256 vs 128 bit). Ma queste due FMAC unite rendono la metà rispetto alle 2 e.p. fuse di SB?

Io non capisco una cosa: SSE processano 2 operazioni per clock, AVX 3 operazioni, per questo hanno inserito 2 unità FP e 1 per gli interi in SB, ma se 2 condividono il BUS non scende anche con AVX a 2 operazioni?

[Pihippo]

Originariamente inviato da astroimager

Le due unità sono queste, immagino:



In sostanza BD sfrutta le AVX in maniera diversa rispetto ad SB... in molti siti si dice che quest'ultimo ha un throughput doppio rispetto a BD (256 vs 128 bit). Ma queste due FMAC unite rendono la metà rispetto alle 2 e.p. fuse di SB?

Ciao
Si anche se da quel die shot si vede più che altro il register file e lo stack.
Non è questione di rendità è questione di quantità Un singolo core sb HT off possiede due unità fp in grado di "iniziare" una avx per ciclo di clock, ognuna di queste unità però condivide la sua porta di esecuzione con una unità che esegue calcoli vettoriali interi, quindi in caso di codice mixed esegui l'avx in quel ciclo di clock ed in un altro (se sono state saturate tutte le unità simd) l'istruzione simd intera poichè la sua porta di esecuzione è stata bloccata nel clock precedente con una avx. Di contro un core con HT on ha la stessa capacità esecutiva di picco per avx di bd
Ovviamente a mia opinione.

Originariamente inviato da Pat77

Io non capisco una cosa: SSE processano 2 operazioni per clock, AVX 3 operazioni, per questo hanno inserito 2 unità FP e 1 per gli interi in SB, ma se 2 condividono il BUS non scende anche con AVX a 2 operazioni?

Ciao
Diciamo che non è proprio cosi, le sse eseguono più lavoro di operazioni scalari ma seguono sempre una sola istruzione su più operandi! Ovvero l'istruzione e la stessa ma i dati\operandi (e la loro quantità) è diversa. Quindi una avx potra eseguire un add su vettori di 256bit rispetto ad una sse che potrà operare su vettori di 128bit.
La spiegazione è un pò alla casciettara e venditore di pesce lo so

[digieffe]

Originariamente inviato da Pat77

Io non capisco una cosa: SSE processano 2 operazioni per clock, AVX 3 operazioni, per questo hanno inserito 2 unità FP e 1 per gli interi in SB, ma se 2 condividono il BUS non scende anche con AVX a 2 operazioni?

mi associo e dati questi grafici http://realworldtech.com/page.cfm?Ar...810191937&p=10 non capisco bene il flusso di intel attraverso le porte (sono 3 pileline o 9? e che tipo di operazioni possono passare per volta?) insomma un chiarimento nella differenza di architettura sulle unitò di esecuzione .

Ps:so che non è il thread di intel però:
1 qui ho sempre ottenuto risposte esaurienti
2 mi serve per fare raffronti e speculazioni con BD

[Pat77]

Originariamente inviato da digieffe

mi associo e dati questi grafici http://realworldtech.com/page.cfm?Ar...810191937&p=10 non capisco bene il flusso di intel attraverso le porte (sono 3 pileline o 9? e che tipo di operazioni possono passare per volta?) insomma un chiarimento nella differenza di architettura sulle unitò di esecuzione .

Ps:so che non è il thread di intel però:
1 qui ho sempre ottenuto risposte esaurienti
2 mi serve per fare raffronti e speculazioni con BD

Quoto tutto.

[marchigiano]

http://www.tweaktown.com/articles/38...ed/index4.html

ma nemmeno la gigabyte ha i fix per cloccare il E350? allora tanto vale prendere una asrock a 90€...

[Pihippo]

Originariamente inviato da digieffe

mi associo e dati questi grafici http://realworldtech.com/page.cfm?Ar...810191937&p=10 non capisco bene il flusso di intel attraverso le porte (sono 3 pileline o 9? e che tipo di operazioni possono passare per volta?) insomma un chiarimento nella differenza di architettura sulle unitò di esecuzione .

Ps:so che non è il thread di intel però:
1 qui ho sempre ottenuto risposte esaurienti
2 mi serve per fare raffronti e speculazioni con BD

Originariamente inviato da Pat77

Quoto tutto.

Ciao a tutti e due:
Le porte sono in totale per le alu 3 e 3 per le pipeline di memoria!
La porta 1 è condivisa con con quella simd che si occupa dello shuffle.

[marchigiano]

http://www.overclock3d.net/reviews/c...ro_micro_atx/5

niente fix nemmeno per le asus

[astroimager]

Originariamente inviato da Pihippo

Ciao
...
Non è questione di rendità è questione di quantità Un singolo core sb HT off possiede due unità fp in grado di "iniziare" una avx per ciclo di clock, ognuna di queste unità però condivide la sua porta di esecuzione con una unità che esegue calcoli vettoriali interi, quindi in caso di codice mixed esegui l'avx in quel ciclo di clock ed in un altro (se sono state saturate tutte le unità simd) l'istruzione simd intera poichè la sua porta di esecuzione è stata bloccata nel clock precedente con una avx. Di contro un core con HT on ha la stessa capacità esecutiva di picco per avx di bd
Ovviamente a mia opinione.

Nell'articolo di realworldtech l'autore afferma che il vantaggio di un core SB su un modulo BD risulta ancora più netto con le AVX, perché può arrivare raddoppiare i flop per ciclo. La situazione si ribilancia se il codice è stato compilato per sfruttare FMA4 di AMD (situazione più rara, mi pare di capire).

Quindi le prestazioni in AVX di BD x8 sono paragonabili, se proprio va bene, a SB x4, ma in generale sono confrontabili con SB x2?

[gi0v3]

Originariamente inviato da marchigiano

http://www.overclock3d.net/reviews/c...ro_micro_atx/5

niente fix nemmeno per le asus

[OT]c'è da sperare che il genio che ha fatto questo tool

http://forum.notebookreview.com/hard...top-guide.html

lo renda compatibile con le cpu amd... a me interesserebbe in particolare per brazos e llano... l'ho provato sul portatile pochi giorni fa che ho cambiato la cpu... da 2,4 a 3,2 di moltiplicatore e senza batter ciglio, ed è un penryn quad core da portatile, su un hp che ha un bios che più bloccato non si può

chiaramente gli ho già chiesto se almeno proverà a renderlo compatibile anche con le cpu amd, ma non mi ha risposto ç_ç

[Pihippo]

Originariamente inviato da astroimager

Nell'articolo di realworldtech l'autore afferma che il vantaggio di un core SB su un modulo BD risulta ancora più netto con le AVX, perché può arrivare raddoppiare i flop per ciclo. La situazione si ribilancia se il codice è stato compilato per sfruttare FMA4 di AMD (situazione più rara, mi pare di capire).

Quindi le prestazioni in AVX di BD x8 sono paragonabili, se proprio va bene, a SB x4, ma in generale sono confrontabili con SB x2?

Ciao
Sinceramente il vantaggio di un core sb su un core bd è ancora tutto da scoprire, si può intuire che magari sb è più un client processor e bd uno da server ma stabilire le performances su codice integers ora mi pare un pò azzardato, tantomeno stabilire le performances contando solo le entry del rob o quante istruzioni in flight un processore possa mantenere..... A mio avviso.
Detto ciò, di picco un core BD 8x ha la stessa capacità in AVX di un quad core sb HT on ovvero con metà delle risorse condivise tra core reali e virtuali. Questo poichè intel ha cambiato l'encoding scheme delle avx un pò troppe volte perchè amd gli stesse dietro (il progetto dopo l'ennesimo cambio era gia in fase più o meno avanzata) e quindi ci si accontenta con 2 fmac che ganged fanno una avx, una l'upper half e l'altra la lower half del vettore.
Mi pare un pò eccessivo dire che se va bene un Bd 8x competerà con un sb 2x. Lo svantaggio è di 2 avx per clock per core per sb contro 1 di bd. Con le FMA di "picco" si avrebbe la parità.
Ovviamente tutto ciò a mia opinione.