[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[capitan_crasy]

Originariamente inviato da AnonimoVeneziano

Uhm? Non è così. I drivers radeon opensource e i catalyst hanno code base totalmente diverse.

Ammetto la mia ignoranza in materia Linux, quindi chiedo scusa se ho detto cose non vere.
Il mio riferimento ai catalyst "open source" era sotto inteso ai puri e semplici driver video...

[ozlacs]

Originariamente inviato da AnonimoVeneziano

Uhm? Non è così. I drivers radeon opensource e i catalyst hanno code base totalmente diverse.

su questo non ci piove.
ma da diverso tempo AMD supporta gli sviluppatori dei driver open rilasciando diversa documentazione tecnica

[Pihippo]

Originariamente inviato da bjt2

La FPU del Thuban può fare 2/3 istruzioni elaborative per clock, di cui 2 massimo FP (FMISC può fare se non mi sbaglio solo shuffle e di coversione). Le SIMD intere competono per le 2 unità FP. Inoltre se le istruzioni non sono appaiate per bene, una delle pipeline rimane vuota, per colpa delle code separate. Con coda unica, pipeline dedicate per le SIMD intere (le MMX) da quelle FP, e considerando che nel caso migliore per il Thuban il limite diventa la banda verso la memoria (in bulldozer ogni core ha più banda e comunque la FPU si "serve" da due core in parallelo), il throughput della FP del Bulldozer può tranquillamente essere doppio...

Ciao Bjt2
Credo che cionci si riverisse al massimo teorico del k10, cioè 2 aritimetico\logico + 1 mov\store (fmsic). Fosse sempre cosi sarebbe ottimo, ma in realta come descritto da agner fog è molto meno.

[bjt2]

Originariamente inviato da cionci

Ma devi contare il tipo di traffico di ogni thread...
I casi in cui il throughput sarà massimo sono alquanto rari.
L'unica possibilità sarebbe avere:
- entrambi i thread eseguono SIMD su interi e su FP (occupando mediamente una unità SSE ed una MMX ciascuno)
- 1 thread esegue istruzioni SIMD su interi e 1 thread esegue istruzioni SIMD su FP

Eh, lo so... In thread FP intensivi (penso a calcoli complicato dove per ogni elemento vettore richiede 5-10 calcoli FP o interi), il collo di bottiglia è l'unità FP sia se entrambi i thread del modulo sono FP intensivi sia se solo un core usa la FPU. Nel caso di calcoli semplici (1-2 operazioni FP o intere per elemento vettore), il collo di bottiglia sarà la banda RAM se un solo thread è FPU-intensivo, altrimenti l'architettura sarà bilanciata se è come dici tu 1 FP e 1 intera)... Però devi considerare che questa FP è 4 ISSUE contro 2-3 (se va bene) di quella del Thuban e che per colpa delle code separate e del banale algoritmo di schedulazione ADD e MUL non sempre riempivano le pipe. Agner Fog ha analizzato questo comportamento: lo scheduler FP del Thuban è così semplice che è inefficiente. Infatti una FADD la schedula nel 50% nella prima pipe e nel 50% nella seconda senza fare nessun controllo. Se per caso deve essere schedulata una FMUL nello stesso ciclo che la FADD è schedulata, anche se l'altra pipeline FADD è libera, ormai la FADD farà ritardare di un ciclo la FMUL. E analogamente per le altre istruzioni che hanno una sola pipeline dove possono andare... Con la coda unificata questo non sarà più possibile... Chiaro che la potenza della FPU Bulldozer (escludendo le FMAC e la divisione della FMAC in FADD e FMUL) potrebbe essere doppia solo in casi ideali.

[bjt2]

Originariamente inviato da Pihippo

Ciao Bjt2
Credo che cionci si riverisse al massimo teorico del k10, cioè 2 aritimetico\logico + 1 mov\store (fmsic). Fosse sempre cosi sarebbe ottimo, ma in realta come descritto da agner fog è molto meno.

Ecco...

Comunque non ci rediamo conto ancora del cambiamento epocale che è stato fatto dal Thuban al Bulldozer. Ci hanno sempre fatto credere che le 3+3+3 pipeline del Thuban fossero il non plus ultra, ma ecco che INTEL con 5 pipeline, ma con coda condivisa, gli da le piste (mi riferisco al Nehalem). Rendiamoci conto che passare alla coda unica e al 4-decode, 4-issue, 4+4/2-execute e 4-retire, unito a tutti i miglioramenti sul prefetch, sulla cache, sul branch prediction, sui load/store OOO e tutte le code di disaccoppiamento messe tra i vari stadi della pipeline, daranno un boost di IPC IHMO, senza contare la frequenza probabilmente superiore. Nonostante il 9 issue raramente si raggiunge o si supera un IPC di 2 (dove 3 è il massimo teorico). E qui abbiamo una architettura che probabilmente scalerà molto di clock (non avrebbe senso se no la latenza delle caches così aumentata, nonostante si sia passati alle celle 8T) e probabilmente avrà anche un IPC superiore...
Senza contare che per colpa dell'accoppiata ALU+AGU lo stesso scherzetto della FPU che ho descritto sopra, probabilmente si applicava anche alle unità intere...

[Ren]

Comunque non ci rediamo conto ancora del cambiamento epocale che è stato fatto dal Thuban al Bulldozer. Ci hanno sempre fatto credere che le 3+3+3 pipeline del Thuban fossero il non plus ultra, ma ecco che INTEL con 5 pipeline, ma con coda condivisa, gli da le piste (mi riferisco al Nehalem).

Sono gli unici produttori di processori ad utilizzare una coda comune per interi, virgola mobile e vettoriali.

Mi viene da chiedere se questo approccio richiede molte più ore lavorative in fase di setup/debug del circuito...

[Lan_Di]

Giusto per curiosità, tenendo in considerazione un BD a 2 moduli e quindi 2 FPU. Qual è uno possibile scenario in cui la presenza di 4 FPU possa avere un tangibile vantaggio rispetto a 2? Gioco? Video encondig? compressione/decompressione? ecc ecc ...
detto in altro modo, è verosimile che 4 FPU possano essere impegnate tutte contemporaneamente oppure con uno scheduler 'intelligente' è possibile ridurre al minimo questa situazione di eventuale stallo?

[bjt2]

Originariamente inviato da Ren

Sono gli unici produttori di processori ad utilizzare una coda comune per interi, virgola mobile e vettoriali.

Mi viene da chiedere se questo approccio richiede molte più ore lavorative in fase di setup/debug del circuito...

E' solo poco efficiente energeticamente e dal punto di vista dello spazio di silicio: ora che ci sono le AVX tutte le code devono essere a 256 bit... Ma le istruzioni intere sono al più a 64 bit. C'è un sacco di spazio sprecato in quel caso... Ma è indubbio che è il più efficiente...

[papafoxtrot]

Originariamente inviato da bjt2

Ecco...

Comunque non ci rediamo conto ancora del cambiamento epocale che è stato fatto dal Thuban al Bulldozer. Ci hanno sempre fatto credere che le 3+3+3 pipeline del Thuban fossero il non plus ultra, ma ecco che INTEL con 5 pipeline, ma con coda condivisa, gli da le piste (mi riferisco al Nehalem). Rendiamoci conto che passare alla coda unica e al 4-decode, 4-issue, 4+4/2-execute e 4-retire, unito a tutti i miglioramenti sul prefetch, sulla cache, sul branch prediction, sui load/store OOO e tutte le code di disaccoppiamento messe tra i vari stadi della pipeline, daranno un boost di IPC IHMO, senza contare la frequenza probabilmente superiore. Nonostante il 9 issue raramente si raggiunge o si supera un IPC di 2 (dove 3 è il massimo teorico). E qui abbiamo una architettura che probabilmente scalerà molto di clock (non avrebbe senso se no la latenza delle caches così aumentata, nonostante si sia passati alle celle 8T) e probabilmente avrà anche un IPC superiore...
Senza contare che per colpa dell'accoppiata ALU+AGU lo stesso scherzetto della FPU che ho descritto sopra, probabilmente si applicava anche alle unità intere...

Grazie njt2, ancora una cosa:
la cache L1 e soprattutto la L2 avranno, a quanto pare, latenze parecchio alte. Per quanto riguarda la L3, che era la cache dove si vedevano le maggiori differenze tra AMD e intel (Intel adopera L3 molto veloci, rispetto ad AMD), secondo te è possibile che questa abbia latenze decisamente abbassate, dato che l'uncore dovrebbe avere come al solito una frequenza diversa ed inferiore?

Un'altra cosa: quale può essere l'impatto prestazionale dato dall'avere una latenza così alta? 20 cicli circa, mi pare, per la L2, che sono circa il doppio rispetto a thuban. L'associatività della cache è cambiata. Mi sembra che la L2 ora sia 8 way, contro 4 way di prima. Mi sembra di aver capito, spulciando wikipedia, che ciò non sia molto positivo in termini di prestazioni (il proicessore deve cercare in più punti), soprattutto tenendo conto del nuovo accesso alla cache studiato da AMD: cercare in un punto, e poi se il dato non c'è controllare tutti gli altri. Sbaglio? Per quale motivo si aumenta l'associatività di una cache?

Originariamente inviato da Lan_Di

Giusto per curiosità, tenendo in considerazione un BD a 2 moduli e quindi 2 FPU. Qual è uno possibile scenario in cui la presenza di 4 FPU possa avere un tangibile vantaggio rispetto a 2? Gioco? Video encondig? compressione/decompressione? ecc ecc ...
detto in altro modo, è verosimile che 4 FPU possano essere impegnate tutte contemporaneamente oppure con uno scheduler 'intelligente' è possibile ridurre al minimo questa situazione di eventuale stallo?

Mi associo alla domanda.


Infine: ragionavo su questa cosa: Interlagos (12-16 core) credo che non potrà raggiungere le stesse frequenze di Zambezi (singolo die), per ovvi problemi di TDP.
Di conseguenza mi viene da pensare che interlagos soffrirà parecchio dell'allungamento delle pipe e dell'aumento delle latenze delle cache, non potendo compensare ciò con l'aumento di frequenza che in genere segue a queste variazioni. Sbaglio?
O comunque, a parità di TDP, una pipeline più lunga può lavorare a frequenze più alte? Per interlagos è possibile aspettarsi una frequenza di 33GHz? Credo di si... oggi magny cours è prodotto a 45nm, senza low-k.... E mi domando perché... Come mai non usano il low-k anche su magny cours? Dopotutto su una CPU così costosa come un processore per server, il costo di produzione dovrebbe essere irrisorio!
Con il low-k potrebbe credo certamente raggiungere i 2,5-2,8GHz, e così competerebbe certamente con westmere! Come mai non lo fanno? Che Interlagos sia più vicino del previsto? Sul settore server stanno andando male... potevano spremersi per un magny-cours migliore, visto che la tecnologia ce l'avevano!!

[Pihippo]

[quote=papafoxtrot;32971245]Grazie njt2, ancora una cosa:
la cache L1 e soprattutto la L2 avranno, a quanto pare, latenze parecchio alte. Per quanto riguarda la L3, che era la cache dove si vedevano le maggiori differenze tra AMD e intel (Intel adopera L3 molto veloci, rispetto ad AMD), secondo te è possibile che questa abbia latenze decisamente abbassate, dato che l'uncore dovrebbe avere come al solito una frequenza diversa ed inferiore?

Un'altra cosa: quale può essere l'impatto prestazionale dato dall'avere una latenza così alta? 20 cicli circa, mi pare, per la L2, che sono circa il doppio rispetto a thuban. L'associatività della cache è cambiata. Mi sembra che la L2 ora sia 8 way, contro 4 way di prima. Mi sembra di aver capito, spulciando wikipedia, che ciò non sia molto positivo in termini di prestazioni (il proicessore deve cercare in più punti), soprattutto tenendo conto del nuovo accesso alla cache studiato da AMD: cercare in un punto, e poi se il dato non c'è controllare tutti gli altri. Sbaglio? Per quale motivo si aumenta l'associatività di una cache?



[quote]

Ciao.
Provo a risponderti io sul discorso caches:
La L2 nel k10 è di tipo esclusivo di latenzachevaria dai 12(caso migliore in caso di poco traffico L1-L2) e di 14 cicli (caso peggiore) ed ha un associatività pari 16 ovvero ogni ciclo può mappare queste locazioni di memoria centrale. La L2 di bd ha una latenza di circa 18 cicli (secondo realworldtech) però non ho trovato la sua associatività. Per la questione associatività, le prestazioni dipendono da un corretto mix tra dimensione ed associatività. Quello che forse è sfuggito è che ora la L2 è di tipo inclusivo. Quindi non v'è più necessità del victim buffer salvando qualche ciclo di clock qui e li. Secondo me la L2 ha questi cicli qui poichè bd è molto più tollerante alle latenze che un k10 od un nehalem.

[e.greg.io]

porca miseria...non leggo il thread per qualche giorno e mi ritrovo mille mila pagine

[paolo.oliva2]

Originariamente inviato da papafoxtrot

Infine: ragionavo su questa cosa: Interlagos (12-16 core) credo che non potrà raggiungere le stesse frequenze di Zambezi (singolo die), per ovvi problemi di TDP.
Di conseguenza mi viene da pensare che interlagos soffrirà parecchio dell'allungamento delle pipe e dell'aumento delle latenze delle cache, non potendo compensare ciò con l'aumento di frequenza che in genere segue a queste variazioni. Sbaglio?

Forse, credo, che sia per questo che per la prima volta AMD porterà il turbo pure nei server.
Riflettendoci... almeno da quello che si sa, e anche per quello che hai suggerito tu, BD non dovrebbe prediligere una frequenza bassa su tutti core ma più una frequenza alta su parte dei core, per poi (ipotizzo io) fare un turbo alla rovescia... Mi spiego meglio. BD 12-16 core sono 2 die "attaccati", ma appunto per questo hanno 2 MC, 2 L3. Far lavorare ad esempio 2 moduli (4 core) in turbo, significa poter sfruttare solo 1 modulo per die di 2 die distinti. Bisognerà anche vedere come reagisce il silicio AMD, cioé se consuma più un modulo a 4GHz (es.) al posto di 4 moduli a 1GHz, anche perché mi sembra che si preveda di spegnere pure parte della L3 non necessaria.
Se poi, come dici pure tu, il core BD per rendere abbia bisogno di clock alti, mi sembra che questa sia una soluzione idonea.

O comunque, a parità di TDP, una pipeline più lunga può lavorare a frequenze più alte? Per interlagos è possibile aspettarsi una frequenza di 33GHz? Credo di si... oggi magny cours è prodotto a 45nm, senza low-k.... E mi domando perché... Come mai non usano il low-k anche su magny cours? Dopotutto su una CPU così costosa come un processore per server, il costo di produzione dovrebbe essere irrisorio!
Con il low-k potrebbe credo certamente raggiungere i 2,5-2,8GHz, e così competerebbe certamente con westmere! Come mai non lo fanno? Che Interlagos sia più vicino del previsto? Sul settore server stanno andando male... potevano spremersi per un magny-cours migliore, visto che la tecnologia ce l'avevano!!

Io penso che il low-k sia stato espressamente studiato per far raggiungere al Thuban frequenze alte, ma non so quanto effettivamente si risparmi nel TDP.
Se fai conto che il primo X6 AMD per server era 140W a 2,8GHz D0, il D1 fondamentalmente a fatto salti da gigante, in quanto comunque porta mi sembra allo stesso TDP il doppio dei core perdendo solo 300-400MHz.
Inoltre... credo che il low-k faceva comunque parte del progetto Thuban con tanto di tecnologia Turbo... e probabilmente era quasi un esperimento ed AMD non se l'è sentita di sperimentarlo nei server, dove al 1° posto ci deve essere l'affidabilità, la potenza è un aspetto secondario.

Non vorrei dire una castroneria, ma se AMD volesse realizzare un Magny-C low-k, basterebbe che al posto dell'X6 D1, ci mettesse il Thuban... non so se l'MC del Thuban dovrebbe avere qualche modifica, ma penso sia del tutto marginale e fattibile in tempi brevissimi.

[paolo.oliva2]

Originariamente inviato da papafoxtrot

Premesso che non sappiamo quando bulldozer uscirà, ma ritengo possibie che sia disponibile entro giugno (l'articolo linkatom parlava di seconda metà... ), se anche BD X6/X8 arrivasse prima di SB X6/X8, rimarrebbe comunque core i7 980 e 990x.

Ops... ho dimenticato una paglia... , mi ero scordato degli X6 non SB.
Beh... a me non sembra che ci siano dubbi che arrivi prima BD X8 di SB X6-X8, in quanto SB non è previsto sulla fine del 2011? Lascia pure che ci siano ritardi, ma comunque BD sarebbe previsto nel primo semestre 2011... in cui l'ultimo mese è giugno, mentre SB X6-X8 si parlerebbe al più di ottobre-novembre...

Intel non rimuoverà questi ultimi dal mercato fino all'arrivo dei SB di fascia più alta, i quali probabilmente saranno lanciati dopo gli X4 per il semplice motivo che ad oggi i quad core (destinati a diventare la fascia medio-alta) sono ancora a 45nm, e dunque meno avanzati e più costosi da produrre.
Per cui secondo me prima fa uscire i SB X4, svecchiando i lynnfield ed i core i7 9x0 quad core.
I core i7 9x0 a 6 core sono già a 32nm, e dunque SB comporterà un passo avanti inferiore in questo settore.
Indi per cui il confronto con core i7 990x non è butato li a caso. Quello sarà, da subito, il nemico da battere. Poi SB X6 crescerà leggermente le performance, riducendo in parte i consumi.

Che SB migliori, non ci sono dubbi, comunque un 10% di IPC e forse 100-200MHz (X8 escluso per me) di clock non sono certamente il plus in cui molti speravano. Poi, sicuramente come sempre, le differenze architetturali tra BD e i7 o SB ci sono, quindi sicuramente i risultati in bench di confronto pure, in cui le varie testate faranno risaltare le differenze in modo partigiano. Ad esempio, tra un Phenom I 65nm e Phenom II 45nm c'era sino al 17% in più di IPC a favore del Phenom II (a parte l'incremento di clock di 500MHz), ma per buoni 3-4 mesi si è continuato a dire che il Phenom II aveva un IPC invariato rispetto al Phenom I.

Ad ogni modo per quanto riguarda i listini intel, mi aspetto ache all'uscita i SB X6 siano piazzati tra i 450 e gli 800 euro.

Molto sinceramente... io la storia dei ribassi Intel nei listini la sento dai Core2, ma alla fine Intel ha sempre calato i prezzi unicamente quando AMD l'ha costretta a calarli...
Intel lo proporrà a 500€ solo se AMD avesse un BD X8 di prestazioni simili e che lo vendesse a 350-400€. Intel non ha mai proposto un procio che per prestazioni fosse superiore all'equivamente AMD, ad un costo inferiore.

SB X8 potrebbe uscire prima extreme a 1000 euro, per poi calare successivamente uscendo in versioni inferiori, in dipendenza anche da come va bulldozer.

1000€ un SB X8? Ho i miei dubbi in proposito... perché chiunque dovesse spendere 800€ per un SB X6 e solo 200€ per avere 2 core in più... Intel non venderebbe più SB X6 EE. Come minimo dovrebbe partire da +33% ed aggiungerci il solito aumento che fa per i proci superiori... sarebbe già molto basso un prezzo del +50% rispetto ad un SB X6 EE, almeno 1200€.

Prima di SB X6 penso che comunque intel potrà tagliare i prezzi di core i7 970 ed eventualmente 980, anche qui con l'eventuale scopo di fronteggiare bulldozer.
Alla fine il core di gulftown è parecchio piccolo e a distanza di un anno trovare un gulftown a 500 euro non sarebbe una sorpresa.

bah... in listino ci sono ancora i Core2 quad EE allo stesso prezzo di 2 anni fa... ho i miei dubbi.

[papafoxtrot]

Originariamente inviato da Pihippo

Ciao.
Provo a risponderti io sul discorso caches:
La L2 nel k10 è di tipo esclusivo di latenzachevaria dai 12(caso migliore in caso di poco traffico L1-L2) e di 14 cicli (caso peggiore) ed ha un associatività pari 16 ovvero ogni ciclo può mappare queste locazioni di memoria centrale. La L2 di bd ha una latenza di circa 18 cicli (secondo realworldtech) però non ho trovato la sua associatività. Per la questione associatività, le prestazioni dipendono da un corretto mix tra dimensione ed associatività. Quello che forse è sfuggito è che ora la L2 è di tipo inclusivo. Quindi non v'è più necessità del victim buffer salvando qualche ciclo di clock qui e li. Secondo me la L2 ha questi cicli qui poichè bd è molto più tollerante alle latenze che un k10 od un nehalem.

La L2 inclusiva non mi è sfuggita. Non sapevo che ciò permettesse di risparmiare cicli di clock. Non male.
La L3 invece rimane esclusiva, e credo che non sia male, visto che ciò permette di avere L2 abbastanza ampie (sennò la L3 si riempie con le copie delle L2) e di avere nel complesso più dati in cache.
Sull'associatività della cache la trovi sui diagrammi a blocchi dell'articolo di realworld.

Originariamente inviato da paolo.oliva2

Io penso che il low-k sia stato espressamente studiato per far raggiungere al Thuban frequenze alte, ma non so quanto effettivamente si risparmi nel TDP.
Se fai conto che il primo X6 AMD per server era 140W a 2,8GHz D0, il D1 fondamentalmente a fatto salti da gigante, in quanto comunque porta mi sembra allo stesso TDP il doppio dei core perdendo solo 300-400MHz.

No no, low-k permette di risarmiare sul consumo. Questo è cverto.
Guarda anche dallo step C3 all'E0 che cambiamenti... Non radicali, due core non consumano il 50% in più, ma è comunque un gran passo avanti.

Mantenendo il tuo esempio degli opteron devi considerare che quei 400MHz in più di un istambul rispetto ad un die magny cours, costituiscono il 17% della frequenza del magny cours. Un istambul ha una frequenza più alta del 17%. Ora se è vero che i consumi vanno col cubo della potenza, ne risulta che aumentando la frequenza del 17% i consumi crescono del 60%.
Quindi un die magny cours a 2,8GHz consumerebbe già di suo il 60% in più..
Indi per cui magny corus @ 2,8GHz consumerebbe il 60% in più, e per arrivare al circa +100% che consuma istambul ne manca un solo 40% del consumo di un die magny cours, che attestandosi sui 70W significa 28W.
Insomma la diminuzione di frequenza ha permesso di risparmiare 42W, gli altri 28W sono ampiamente spiegabili col miglioramento di processo che GF è riuscita ad ottenere. Ad esempio inizialmente aveva un quad core 3GHz a 125W e da tempo penso potrebbe ottenere, sempre a 125W un 3,4GHz. +13% frequenza = +45% consumo... 45% 125W = 55W...

Insomma il processo è migliorato tanto, ma non più del miglioramento che si è avuto nel desktop. Un low-k a mio avviso permetterebbe di limare un 15% di consumo e così guadagnare quei MHz che separano MC da westmere.

Originariamente inviato da paolo.oliva2

Inoltre... credo che il low-k faceva comunque parte del progetto Thuban con tanto di tecnologia Turbo... e probabilmente era quasi un esperimento ed AMD non se l'è sentita di sperimentarlo nei server, dove al 1° posto ci deve essere l'affidabilità, la potenza è un aspetto secondario.

Su questo condivido, anche se anche nei server potenza e soprattutto consumi vogliono dire tanto.
D'altra parte però vedo che IBM usa il 45nm low-k per i power7, che sono usciti anche prima di MC. Penso anche che il processo sia lo stesso, visto che IBM e GF fanno parte dell'alleanza. IBM poroduce le CPU in casa comunque, vero?

Insomma AMD poteva diffidare, ma vedo che IBM non ha avuto ragiune di dubitare e ha sfornato un power 7 da 4GHz con low-k.

AMD potrebbe anche rinfrescare sti magny-cours con nuovi modelli con low-k ora che il processo è rodato, no?

IMHO se non lo fa vuol dire che a interlagos manca molto poco. Se fossero in vantaggio potrebbero aspettare, ma stanno rincorrendo, devono spararle tutte le cartucce! Se attendono vuol dire che manca poco!

Dico questo perché interlagos uscirà prima di zambezi per desktop. Quando uscirà interlagos finalmente sapremo definitivamente quanto rulla bulldozer

Originariamente inviato da paolo.oliva2

Non vorrei dire una castroneria, ma se AMD volesse realizzare un Magny-C low-k, basterebbe che al posto dell'X6 D1, ci mettesse il Thuban... non so se l'MC del Thuban dovrebbe avere qualche modifica, ma penso sia del tutto marginale e fattibile in tempi brevissimi.

Non è proprio diretta la cosa, perché i core per server non sono in realtà uguali a quelli per desktop. Ad esempio dovrebbe aggiungere gli HT per il collegamento alle altre CPU, il probe filter agli HT, modificare la circuiteria per il controllo dell'energia consumata... Per cloccare l'uncore e l'HT (che in MC vanno un po' più alti che in thuban non ci vorrebbe molto, comunque.

[papafoxtrot]

Originariamente inviato da paolo.oliva2

Ops... ho dimenticato una paglia... , mi ero scordato degli X6 non SB.
Beh... a me non sembra che ci siano dubbi che arrivi prima BD X8 di SB X6-X8, in quanto SB non è previsto sulla fine del 2011? Lascia pure che ci siano ritardi, ma comunque BD sarebbe previsto nel primo semestre 2011... in cui l'ultimo mese è giugno, mentre SB X6-X8 si parlerebbe al più di ottobre-novembre...

Certamente, anche io credo che BD X6/8 arriverà prima. Però non si sa mai, qualcuno vociferà seconda metà del 2011 per i desktop...magari qualche ritardo.
Comunque si, il succo è quello, bulldozer avrà il suo avversario da subito. Sia esso gulfotwn o sandy bridge.

Originariamente inviato da paolo.oliva2

Che SB migliori, non ci sono dubbi, comunque un 10% di IPC e forse 100-200MHz (X8 escluso per me) di clock non sono certamente il plus in cui molti speravano.

Beh, veremo cosa esce. Io credo che appunto SB X6 esca a partire da 450 euro, per cui sarebbe già un passo avanti rispetto agli attuali gulfotwn. Per l'incremento del top di gamma in realtà esso c'è ed è abbastanza consistente, se non sbalorditivo. Si chiama X8.
Certo i miracoli non si possono fare, il gulfotwn è già a 32nm, ma io credo che il processo di intel da qui ad un anno migliorerà parecchio, e un X8 a 3,2-3,4GHz con un IPC 10% più di nehalem, rimane comunque un piatto succulento.
Intel non ha fatto i salti mortali a cui ci ha abituato con core 2 e con nehalem, ma insomma non sta neanche facendo schifo con sandy bridge.

Originariamente inviato da paolo.oliva2

Molto sinceramente... io la storia dei ribassi Intel nei listini la sento dai Core2, ma alla fine Intel ha sempre calato i prezzi unicamente quando AMD l'ha costretta a calarli...
Intel lo proporrà a 500€ solo se AMD avesse un BD X8 di prestazioni simili e che lo vendesse a 350-400€. Intel non ha mai proposto un procio che per prestazioni fosse superiore all'equivamente AMD, ad un costo inferiore.

Beh, penso che sarà ciò che succederà. AMD metterà bulldozer X8 ad un prezzo tra i 400 ed i 600 euro, e intel risponderà con SB X6 sui 500 euro.
Certo non calano i prezzi per beneficenza, se non c'è concorrenza i loro prodotti continuano a farseli pagare.
E' anche vero che SB X6 sarà si fascia alta, ma grosso modo dovrà occupare la fascia che oggi occupano i nehalem X45 9x0, per cui sopra ai 450 euro il più scarso non può andare!
Alla fine il conto torna. I SB X4 arriveranno fino a 500 euro. I SB X6 l'anno prox partiranno da 500 euro, e forse anche meno, gli X8 saranno gli extreme a 1000 euro, e forse vedremo un 800 euro, magari solo successivamente.

Originariamente inviato da paolo.oliva2

1000€ un SB X8? Ho i miei dubbi in proposito... perché chiunque dovesse spendere 800€ per un SB X6 e solo 200€ per avere 2 core in più... Intel non venderebbe più SB X6 EE. Come minimo dovrebbe partire da +33% ed aggiungerci il solito aumento che fa per i proci superiori... sarebbe già molto basso un prezzo del +50% rispetto ad un SB X6 EE, almeno 1200€.

bah... in listino ci sono ancora i Core2 quad EE allo stesso prezzo di 2 anni fa... ho i miei dubbi.

Non credo proprio che AMD supererà i 1000 dollari di listino. Perché quella è la sua finestra di prezzi. Le posizioni nel listino intel sono sempre state fisse, gli extreme sempre a 1000 dollari. Con l'unica eccezione dei qx9775, che però erano per dual XPU, e non credo ne abbianop venduti tanti...
Inoltre SB X6 non costerà 800 euro. Il top dei SB X6 costerà 800 euro, e forse anche meno. Per cui potrebbe essere che abbia anche frequenze più alte rispetto all'X8.
Insomma io ce la vedo abbastanza nitida la roadmap per intel:
X4 tra 100 e 300 euro
X6 tra 300 e 800 euro
X8 tra 800 e 1000 euro.

Alla fine non è neanche vero che intel non ha mai proposto nulla di più allo stesso prezzo, o a buoni prezzi, senza concorrenza AMD. Quando è uscito core i7 920 fulminava qualunque core 2 quad, eppure costava 250 euro... Un prezzo eccellente!

I core 2 quad a listino non fanno testo. E' evidente che non scenderanno di prezzo, perchP le vecchie CPU non vanno ad occupare le facie basse. Vengono sostituite. Intanto intel ne vende un po' come pezzi di ricambio, ma vende i Q8000, al più i Q9500. Ma questo discorso appunto non c'entra. Ora alle stesse prestazioni dei Q8000 ci stanno i core i3/i5. Il 760 a 2,8GHz è più che sufficiente a bruciare i C2Q di fascia alta, e viene 180 euro.

[Alekz]

Visto che non ho avuto risposta prima, vorrà dire che è troppo presto..ma rinnovo la domanda
si sa nulla di un bulldozer x2?

[paolo.oliva2]

Originariamente inviato da papafoxtrot

No no, low-k permette di risarmiare sul consumo. Questo è cverto.
Guarda anche dallo step C3 all'E0 che cambiamenti... Non radicali, due core non consumano il 50% in più, ma è comunque un gran passo avanti.

Mantenendo il tuo esempio degli opteron devi considerare che quei 400MHz in più di un istambul rispetto ad un die magny cours, costituiscono il 17% della frequenza del magny cours. Un istambul ha una frequenza più alta del 17%. Ora se è vero che i consumi vanno col cubo della potenza, ne risulta che aumentando la frequenza del 17% i consumi crescono del 60%.
Quindi un die magny cours a 2,8GHz consumerebbe già di suo il 60% in più..
Indi per cui magny corus @ 2,8GHz consumerebbe il 60% in più, e per arrivare al circa +100% che consuma istambul ne manca un solo 40% del consumo di un die magny cours, che attestandosi sui 70W significa 28W.
Insomma la diminuzione di frequenza ha permesso di risparmiare 42W, gli altri 28W sono ampiamente spiegabili col miglioramento di processo che GF è riuscita ad ottenere. Ad esempio inizialmente aveva un quad core 3GHz a 125W e da tempo penso potrebbe ottenere, sempre a 125W un 3,4GHz. +13% frequenza = +45% consumo... 45% 125W = 55W...

Insomma il processo è migliorato tanto, ma non più del miglioramento che si è avuto nel desktop. Un low-k a mio avviso permetterebbe di limare un 15% di consumo e così guadagnare quei MHz che separano MC da westmere.

Però guarda questo: (ho voluto coprire i dati rispetto a cpu non AMD proprio per non creare confronti AMD vs Intel, volevo limitarmi al discorso low-k e aumento frequenze)
A frequenze maggiori di 800MHz abbondanti di un 1090T, solo 17W di consumo in più, sotto carico. Praticamente, sarebbe un Thuban che a 4GHz starebbe tranquillamente sotto i 140W.



Io non posso testare se l'articolo sia spazzatura... però sinceramente non ho visto articoli partigiani verso AMD, almeno sino ad ora.

Su questo condivido, anche se anche nei server potenza e soprattutto consumi vogliono dire tanto.
D'altra parte però vedo che IBM usa il 45nm low-k per i power7, che sono usciti anche prima di MC. Penso anche che il processo sia lo stesso, visto che IBM e GF fanno parte dell'alleanza. IBM poroduce le CPU in casa comunque, vero?

Insomma AMD poteva diffidare, ma vedo che IBM non ha avuto ragiune di dubitare e ha sfornato un power 7 da 4GHz con low-k.

AMD potrebbe anche rinfrescare sti magny-cours con nuovi modelli con low-k ora che il processo è rodato, no?

IMHO se non lo fa vuol dire che a interlagos manca molto poco. Se fossero in vantaggio potrebbero aspettare, ma stanno rincorrendo, devono spararle tutte le cartucce! Se attendono vuol dire che manca poco!

Dico questo perché interlagos uscirà prima di zambezi per desktop. Quando uscirà interlagos finalmente sapremo definitivamente quanto rulla bulldozer

Non è detto... Sul Thuban ci basavamo sul Magny-C e ci siamo trovati spiazzati. Non è detto che AMD operi dei cambiamenti tra i 2 BD (server e desktop).
Comunque, onestamente, anche io penso che AMD non stia offrendo il max sul Thuban... A mio parere anche un semplice 1090T sarebbe vendibile a 3,4GHz X6 e 3,8GHz Turbo a 125W.

Non è proprio diretta la cosa, perché i core per server non sono in realtà uguali a quelli per desktop. Ad esempio dovrebbe aggiungere gli HT per il collegamento alle altre CPU, il probe filter agli HT, modificare la circuiteria per il controllo dell'energia consumata... Per cloccare l'uncore e l'HT (che in MC vanno un po' più alti che in thuban non ci vorrebbe molto, comunque.

Si dai... non sono comunque progetti ex-novo... al più dovrebbe adattare delle parti al low-k o viceversa...

[papafoxtrot]

Originariamente inviato da Alekz

Visto che non ho avuto risposta prima, vorrà dire che è troppo presto..ma rinnovo la domanda
si sa nulla di un bulldozer x2?

E' stato detto più volte: AMD ha detto che bulldozer sarà solo a 6 e 8 core.
Dual e quad core saranno appannaggio di Llano.

Originariamente inviato da paolo.oliva2

Però guarda questo: (ho voluto coprire i dati rispetto a cpu non AMD proprio per non creare confronti AMD vs Intel, volevo limitarmi al discorso low-k e aumento frequenze)
A frequenze maggiori di 800MHz abbondanti di un 1090T, solo 17W di consumo in più, sotto carico. Praticamente, sarebbe un Thuban che a 4GHz starebbe tranquillamente sotto i 140W.



Io non posso testare se l'articolo sia spazzatura... però sinceramente non ho visto articoli partigiani verso AMD, almeno sino ad ora.

Considera che i thuban arrivano con voltaggi paurosamente sovradimensionati. L'ultimo 1090T che ho montato la mobo di default lo metteva a 1,475 volt...
Mentre con quella frequenza di sicuro il thuban poteva reggere i 4GHz.
A quel punto la funzione dei consumi diventa lineare con la frequenza:
Q = F (f, v^2)
v = F (f)

E quei 17w in più rispecchiano al differenza di 800MHz, che è il 25% della frequenza del 1090T.
Quando overclocchi il voltaggio lo setti giusto giusto... Poi non è per nulla detto che il loro voltaggio fosse 100% rock solid. Abbastanza sicuro, posso dire che i 4GHZ li potevano prendere con meno di 1,475, e posso ipotizzare che non siano rimasti li ore col prime a vedere se gli serviva un +0,05v

[bjt2]

Originariamente inviato da papafoxtrot

Grazie njt2, ancora una cosa:
la cache L1 e soprattutto la L2 avranno, a quanto pare, latenze parecchio alte. Per quanto riguarda la L3, che era la cache dove si vedevano le maggiori differenze tra AMD e intel (Intel adopera L3 molto veloci, rispetto ad AMD), secondo te è possibile che questa abbia latenze decisamente abbassate, dato che l'uncore dovrebbe avere come al solito una frequenza diversa ed inferiore?

Un'altra cosa: quale può essere l'impatto prestazionale dato dall'avere una latenza così alta? 20 cicli circa, mi pare, per la L2, che sono circa il doppio rispetto a thuban. L'associatività della cache è cambiata. Mi sembra che la L2 ora sia 8 way, contro 4 way di prima. Mi sembra di aver capito, spulciando wikipedia, che ciò non sia molto positivo in termini di prestazioni (il proicessore deve cercare in più punti), soprattutto tenendo conto del nuovo accesso alla cache studiato da AMD: cercare in un punto, e poi se il dato non c'è controllare tutti gli altri. Sbaglio? Per quale motivo si aumenta l'associatività di una cache?



Mi associo alla domanda.


Infine: ragionavo su questa cosa: Interlagos (12-16 core) credo che non potrà raggiungere le stesse frequenze di Zambezi (singolo die), per ovvi problemi di TDP.
Di conseguenza mi viene da pensare che interlagos soffrirà parecchio dell'allungamento delle pipe e dell'aumento delle latenze delle cache, non potendo compensare ciò con l'aumento di frequenza che in genere segue a queste variazioni. Sbaglio?
O comunque, a parità di TDP, una pipeline più lunga può lavorare a frequenze più alte? Per interlagos è possibile aspettarsi una frequenza di 33GHz? Credo di si... oggi magny cours è prodotto a 45nm, senza low-k.... E mi domando perché... Come mai non usano il low-k anche su magny cours? Dopotutto su una CPU così costosa come un processore per server, il costo di produzione dovrebbe essere irrisorio!
Con il low-k potrebbe credo certamente raggiungere i 2,5-2,8GHz, e così competerebbe certamente con westmere! Come mai non lo fanno? Che Interlagos sia più vicino del previsto? Sul settore server stanno andando male... potevano spremersi per un magny-cours migliore, visto che la tecnologia ce l'avevano!!

Più è elevata la latenza in cicli, più c'è speranza che il clock sia alto... E' una questione di compromessi... Più vie sono, meglio è per la cache, ma richiede più comparatori. Siccome lavorano in parallelo non è più lenta eccetto che più vie sono più il muxer deve essere grosso e potenzialmente lento. Ma la lentezza va con il logaritmo di 2: raddoppiando le vie aumenta solo di un poco la latenza...

[affiu]

secondo me ,cercando di descrivere la grande mareggiata di novità che ci aspetta ricca di novita,rifacendomi al passato penso che non soffriremo per bulldozer desktop,perche secondo me uscirà bulldozer server marzo-aprile

poi aprile maggio zambezi x8...ed infine a giugno-luglio...lui l'indiscusso e il piu dubbiato di tutti ,appunto llano...la prima vera (finalmente) gpu per processore che non sara solo gpu...

dalle prestazioni di bulldozer server(anche se socket ed altro diverse),visto il ''cuore'' dell'architettura simile,potremmo gia ''palpare'' quale gape tappare

in questo scenario sb x4 e x6 ottimizzato(990) gia sarebbero in circolazione ed

il tutto sembrerà gia in partenza ''ko'' ,ma appena uscira bd x8 le prestazioni si avvicineranno come un'eclisse totale.....ed in almeno uno scenario sono convinto che non ci sarà storia(cercando di fare vero ,una parte delle discussione molto tecniche che ho letto in questo forum)

non ci saranno discrepanze di prestazioni pazzesche a sto colpo....''potete''(scusatemi) stare tranquilli....,il tutto si prepara verso lo scontro finale ....e cmq il tutto sembra sulla strada giusta

cmq bobcat ,secondo me, uscira gennaio-febbraio e servirà per (in parte )sconvolgere qualcuno

la componente di ''imcompletezza'' di bd ,arrivera per ultimo e ''separatamente'' ...e portera la scritta ....''PREPARIAMOCI'' ,il futuro ce l'hai quasi in mano

puo darsi che lo scenario non sia questo ,ma il tutto per dire che bd x4 andrà almeno(o un po meno) due volte piu veloce di deneb...(a meno che l'architettura è anche concepita per un maggior numero moduli per avere dei salti di potenza piu consistenti)

appunto per dire che gia bd x4 rispetto a deneb ,considerando il 32nm e clock, è su un altro livello

lo dico solo considerando che in ''monocore'' ipc di bulldozer sarà consistente rispetto a deneb ,è questo è già un risultato ...anche se potrebbe non bastare per tutto il resto...ma cmq sembra che ci sia già adesso, visto le analisi fatte adesso su bulldozer