3D X-DRAM, NEO Semiconductor prepara la RAM del futuro: svelate tre varianti

NEO Semiconductor ha annunciato due nuove varianti della propria tecnologia di memoria 3D X-DRAM: le celle 1T1C e 3T0C, basate su canali IGZO (Indium Gallium Zinc Oxide) e progettate per migliorare densità, efficienza energetica e scalabilità nei sistemi di memoria avanzati.

Le nuove celle, sviluppate su un'architettura simile a quella della 3D NAND, rappresentano un'estensione della piattaforma 3D X-DRAM già esistente, che includeva la cella 1T0C a corpo flottante. Le soluzioni 1T1C (un transistor e un condensatore) e 3T0C (tre transistor, nessun condensatore) adottano un processo produttivo compatibile con quello della 3D NAND, riducendo la complessità di produzione e i costi, con l'obiettivo di incrementare la densità delle DRAM fino a 10 volte rispetto ai progetti convenzionali.

Clicca per ingrandire

La tecnologia 3D X-DRAM si basa su una struttura detta Floating Body Cell (FBC), priva di condensatori che consente di creare array tridimensionali simili a quelli della NAND, con vantaggi in termini di scalabilità e costi rispetto ad altre soluzioni 3D DRAM attualmente in sviluppo. NEO Semiconductor ha implementato una particolare struttura a doppio gate nella cella 1T0C per superare i limiti delle FBC tradizionali, come il fenomeno del gate-pumping, le perdite GIDL, una finestra di lettura ridotta e tempi di ritenzione limitati.

Clicca per ingrandire

Secondo quanto comunicato dall'azienda, le simulazioni TCAD mostrano una capacità di ritenzione dati fino a 450 secondi e velocità di lettura/scrittura dell'ordine dei 10 nanosecondi. L'impiego di IGZO consente di contenere i consumi energetici grazie a una riduzione della frequenza di refresh. Inoltre, l'utilizzo del bonding ibrido, in sostituzione delle tradizionali TSV (Through-Silicon Via), permette di aumentare la bandwidth fino a 16 volte, con benefici anche in termini di dissipazione termica.

Un ulteriore vantaggio della tecnologia 3D X-DRAM è rappresentato dalla possibilità di aumentare la capacità rispetto alla memoria HBM (High Bandwidth Memory) fino a otto volte. Ad esempio, una capacità tipica di 192 GB per chip AI potrebbe essere portata a 1,5 TB, con impatti diretti sulle prestazioni in applicazioni ad alta intensità di memoria, come i sistemi di intelligenza artificiale generativa (es. ChatGPT, Copilot, Gemini, Claude, Jasper).

3D X-AI, così NEO Semiconductor vuole rivoluzionare la memoria HBM

Le nuove celle sono destinate a una varietà di applicazioni, tra cui elaborazione in-memory, intelligenza artificiale ed edge computing. La produzione di chip "proof of concept" è genericamente prevista per il 2026.

Con l'introduzione di 1T1C e 3T0C, la famiglia 3D X-DRAM comprende ora tre architetture:

• 1T0C: una cella a corpo flottante con un transistor e nessun condensatore, basata su una struttura a doppio gate per una maggiore stabilità operativa. Adatta per DRAM ad alta densità, elaborazione in memoria, memoria ibrida e architetture logiche;
• 1T1C: una cella con un transistor e un condensatore, basata su tecnologia DRAM tradizionale e canale IGZO. Completamente compatibile con le roadmap DRAM e HBM più diffuse;
• 3T0C: una cella con tre transistor e nessun condensatore, progettata per operazioni di tipo current sensing e adatta a carichi di lavoro AI.