Definite le specifiche Serial Port Memory Technology

[Redazione di Hardware Upg]

Link alla notizia: http://www.hwupgrade.it/news/memorie...ogy_30341.html

Il consorzio SPMT ha pubblicato le prime specifiche della tecnologia Serial Port Memory, destinata all'impiego in dispositivi quali palmari e smartphone

Click sul link per visualizzare la notizia.

[LeaderGL2]

E' possibile avere ulteriori informazioni?
Che differenza c'è con le attuali memorie? Che variazioni prestazionali ci sarebbero?

[Kuarl]

temo sia solo un gioco di brevetti, nulla più

[clockware]

Originariamente inviato da LeaderGL2

E' possibile avere ulteriori informazioni?
Che differenza c'è con le attuali memorie? Che variazioni prestazionali ci sarebbero?

La differenza principale è il collegamento fisico tra la memoria e la CPU, invece di utilizzare 64 linee differenti per trasferire in parallelo i 64bit delle attuali memorie si potrà sfruttare un unica linea per la trasmissione facendo viaggiare i singoli bit uno dietro l'altro...insomma come è avvenuto per il mondo degli hard disk e il passaggio dal bus EIDE al bus SATA!

Tuttavia per ottenere una riduzione di solo 40% del numero di pin appare ovvio che solo la parte dati e di addressing verrà serializzata in quanto generalmente le altre linee di interfaccia delle memorie (es. le SRAM) hanno una loro utilità intrinseca e contemporanea...

Per il discorso prestazionale ci sarebbe molto da discutere: a parità di frequenza di clock, un bus parallelo trasporta più dati di uno seriale, ma generalmente il primo soffre del problema della non sincronizzazione di tutte le n linee che lo compongono limitando quindi la frequenza massima selezionabile...questa limitazione non si applica ai bus seriali che riescono generalmente ad avere frequenze più spinte (il sata è un buon esempio)!

Però nel campo delle memorie i bus sono molto ottimizzati e soprattutto la strada da percorrere è molto piccola rispetto a quella di un collegamento per hdd e probabilmente non spingeranno più di tanto per prestazioni di picco con il nuovo standard seriale.

Una cosa è certa sfruttando meno linee si libereranno più pin sulle interfacce dei processori, e quindi con bus seriali interfacciare in parallelo molte più memorie risulta molto più facile e quindi si potrà lavorare con bus a più bit senza dover essere limitati dal numero di pin effettivamente disponibili che in campo embedded fa sicuramente la differenza!

[Pleg]

Originariamente inviato da clockware

... insomma come è avvenuto per il mondo degli hard disk e il passaggio dal bus EIDE al bus SATA!

Verissimo, tutti i bus stanno diventando seriali, per i motivi che hai spiegato.

Originariamente inviato da clockware

Però nel campo delle memorie i bus sono molto ottimizzati e soprattutto la strada da percorrere è molto piccola rispetto a quella di un collegamento per hdd e probabilmente non spingeranno più di tanto per prestazioni di picco con il nuovo standard seriale.

La distanza e' piu' breve, ma e' comunque problematica: la banda richiesta e' molto maggiore, e il fatto che puoi mettere uno o piu' moduli di RAM rende difficile progettare il bus per funzionare bene in tutti i diversi casi di carico (diverso numero di moduli RAM => diversa impedenza di carico vista dal controller).

Originariamente inviato da clockware

Una cosa è certa sfruttando meno linee si libereranno più pin sulle interfacce dei processori, e quindi con bus seriali interfacciare in parallelo molte più memorie risulta molto più facile e quindi si potrà lavorare con bus a più bit senza dover essere limitati dal numero di pin effettivamente disponibili che in campo embedded fa sicuramente la differenza!

Usare meno pin sara' importante anche per i processori normali, non solo per gli embedded! Col numero di canali verso la RAM che sale e sale, prima o poi si finiscono i pin e soprattutto le tracce sulla motherboard, che sono tantissime e difficili da progettare.

E cmq... tra un po' avremo le interconnessioni ottiche anche a livello di board, meglio portarsi avanti coi protocolli seriali