Nuovi dettagli sulle cpu Intel Tulsa

[Redazione di Hardware Upg]

Link alla notizia: http://www.hwupgrade.it/news/server/16327.html

Al debutto nella seconda metà dell'anno le nuove architetture Xeon MP, dotate di una cache di terzo livello condivisa da ben 16 Mbytes

Click sul link per visualizzare la notizia.

[[JaMM]]

domanda da ignorante: ma xkè i wafer non sono quadrati? fossero quadrati si sfrutterebbe tutto lo spazio disponibile ottenendo die da tutto il silicio, mentre vedo che invece in quei wafer tondi alcuni die sono "tagliati" e immagino inutilizzabili. qualcuno può chiarire?

[Xenogears]

Un bel passo avanti riguardo ai consumi e alla cache di terzo livello da ben 16 MB!!!

[lowenz]

lol, superato il miliardo di transistor

[axse]

wow! una bella lampadina alogena.....

[MisterG]

I wafer sono rotondi per motivi di processo tecnologico.
1) vengono realizzati affettando letteralmente dei cilindri di silicio. La lavorazione di uncilindro permette di controllare in maniera migliore l'UNIFORMITA' della massa di silicio rispetto a un parallelepipedo
2) il processo di mascheratura nella lavarozazione dei semiconduttori prevede la stesura di una pellicola che allo stato originale è liquida. Ne viene quindi depositata qualche ml sul wafer e stesa mediante rotazione ad alta velocità dello stesso (come fosse un disco su un lettore per intenderci). La forma discoidale permette anche qui di controllare le forze centrifughe e quindi l'uniformità della pellicola che si ottiene dall'essicazione della soluzione deposta
3) l'incisione degli strati di ossido nella lavorazione dei semiconduttori prevede l'utilizzo di acidi corrosivi e lavaggio degli stessi alla fine del trattamento. Per rimuovere i residui di acidi nella prima fase e di soluzione neutra nella seconda fase viene sempre impiegata la rotazione ad alta velocità del wafer, anche in questa fase la forma discoidale permette un miglior controllo delle forze centrifughe e quindi il raggiungimento di più alte velocità e quindi una più efficiente pulizia della superficie del wafer.

Salut

[vincino]

Mi sembra di ricordare che i wafer sono rotondi xchè sono legati al sistema di incisione dei transistor che è di tipo ottico. Quindi immagina che i wafer sono + o - come la lente che serve alla lavorazione. Quaesta dovrebbe essere la spiegazione molto grossolana, ma se cerchi sulla rete senz'altro trovi spiegazioni + approfondite

[coschizza]

Originariamente inviato da vincino

Mi sembra di ricordare che i wafer sono rotondi xchè sono legati al sistema di incisione dei transistor che è di tipo ottico. Quindi immagina che i wafer sono + o - come la lente che serve alla lavorazione. Quaesta dovrebbe essere la spiegazione molto grossolana, ma se cerchi sulla rete senz'altro trovi spiegazioni + approfondite

diciamno che non ci sei nemmeno andato vicino
ma la spiegazione di MisterG è perfetta

[Bulfio]

Si parte da una punta di silicio cristallino, senza imperfezioni. Questa punta viene inserita in una vasca di silicio che si trova a temperatura di fusione (quindi è "molliccio"); nella vasca, intorno alla punta, che è chiamata seme, si attacca un po' di silicio; il seme viene poi tirato fuori, ma mentre il seme scende e poi sale, lo stesso seme ha un movimento rotatorio intorno al suo asse, per dare uniformità al wafer che verrà fuori. Si usa un seme senza imperfezioni che entra in una vasca di silicio fuso perchè il silicio fuso che si attacca al seme e poi, fuori dalla vasca, si raffredda, assumerà la struttura del seme stesso, e dato che il seme ha struttura cristallina, anche il resto del silicio avrà la stessa struttura uniforme, cosa che non accadrebbe se la vasca fosse lasciata raffreddata in maniera "autonoma"; ci sarebbero quindi un casino di imperfezioni. A furia di scendi/sali, si genera il cilindro di silicio, che poi viene tagliato con una sega a filo di diamante.

[fabioleroy]

http://it.wikipedia.org/wiki/Processo_Czochralski

[MisterG]

Originariamente inviato da vincino

Mi sembra di ricordare che i wafer sono rotondi xchè sono legati al sistema di incisione dei transistor che è di tipo ottico. Quindi immagina che i wafer sono + o - come la lente che serve alla lavorazione. Quaesta dovrebbe essere la spiegazione molto grossolana, ma se cerchi sulla rete senz'altro trovi spiegazioni + approfondite

Hai confuso alcune idee e ottenuto una deduzione sbagliata.
Le incisioni (per usare le tue parole) non vengono eseguite per via ottica ma per corrosione. L'ottica centra solo nella fase appena precedente alla fase di corrosione ovvero nella mascheratura. In pratica la pellicola che viene applicata come al punto due di quando ho detto sopra è fotosensibile, quindi è possibile mediante esposizione a fonte luminosa disegnarsci sopra il negativo delle geometrie che si vogliono ottenere sugli strati di ossido di accrescimento del silicio e che successivamente verrano preservate dall'attacco degli acidi.

Salut

[MaxArt]

435 mm quadrati, praticamente una pietra ollare...
Quello che mi lascia perplesso è la quantità di die sprecati dal processo di mascheratura. So che viene effettuato sempre nello stesso modo perché i dischi non sono sempre di uguale diametro, ma non si potrebbe ottimizzare il design volta per volta? Mah...

[YaYappyDoa]

Intel dovrebbe a mio parere cessare di produrre Xeon, l'architettura è ormai superata e non risponde ai requisiti odierni che vogliono potenza e bassi consumi, basso costo di esercizio. E' finita l'era in cui sventolare un certo marchio o un nome bastava a far vendere il prodotto. La concorrenza è agguerrita e tecnicamente superiore, ad esempio Opteron nel general purpose/scientifico low cost e UltraSparc nel server votato al multithreading.
Non vedo un futuro felice per i nuovi Xeon, sopratutto in vista degli imminenti prodotti della concorrenza da 65nm.

[Marcox86]

Intel sta prendendo decisioni troppo da monopolista (come ha sempre fatto)...ma perchè invece di aumentare cache su un'architettura piuttosto inefficiente cercare di riprogettare da 0 questi processori basandosi sull'efficienza.. in un'azienda il consumo legato a questi processori influisce negativamente sui costi di consumo di energia elettrica...nel 2006 non ci possiamo permettere processori inefficienti e che scaldano più dei vecchi K6... (Almeno AMD è sulla strada giusta)

[Gandalf 82]

Bulfio è l'unico che ha dato la risposta corretta, le altre sono tutte conseguenze.... ma come si fa a dare una spiegazione con la conseguenza di ciò che dovresti rispondere?????

[bond_san]

......cxxxxxaaaaaa.....ogni volta ci fanno vedere sti "LP", mi viene un coccolone pensando al case......

[coschizza]

Originariamente inviato da Marcox86

Intel sta prendendo decisioni troppo da monopolista (come ha sempre fatto)...ma perchè invece di aumentare cache su un'architettura piuttosto inefficiente cercare di riprogettare da 0 questi processori basandosi sull'efficienza.. in un'azienda il consumo legato a questi processori influisce negativamente sui costi di consumo di energia elettrica...nel 2006 non ci possiamo permettere processori inefficienti e che scaldano più dei vecchi K6... (Almeno AMD è sulla strada giusta)

quello che chiedi tu l'lntel lo ha gia fatto negli ultimi anni e le cpu che stai cercando usciranno entro l'anno, queste sono le ultime con tecnologia di derivazione P4

la prossime generazione a leggere le specifiche rese note dovrebbero essere sensibilmente piu performanti ma non rispetto ai p4 attuali ma rispetto alla consorrenza amd (che ovviamente sta già preparando la risposta)

[mjordan]

Originariamente inviato da Xenogears

Un bel passo avanti riguardo ai consumi e alla cache di terzo livello da ben 16 MB!!!

CHissà se questa cache di terzo livello sia effettivamente efficiente...

[mjordan]

Quanti processori conterrà secondo voi quel wafer?

[Compass]

Il wafer è da 12 pollici = 304,8 mm -> area = 72966 mm2;
se non si sprecasse area nel processo di realizzazione e nel taglio dei "die", avresti 72966/435 = circa 167 processori.
Contando quelli sul bordo e quelli che comunque non vengono bene, forse un centinaio o poco più.
Quelli che non vengono bene non si buttano, ma ritornano nel ciclo: il silicio viene depurato e riutilizzato per fare altri wafer. Con quello che costano... non si butta niente!!

per MaxArt:
il processo VIENE ottimizzato ogni volta! Il problema è che il disegno del processore è ogni volta diverso, con diversa area da occupare sul wafer. Stai tranquillo, che l'area sprecata è ridotta quasi a zero (sono soldi che si perderebbero!).