Core Ultra 200S: Arrow Lake è un nuovo inizio per le CPU desktop Intel

[omerook]

ma il nostro intel 10mn è superione al n5 di tsmc che fine ha fatto?

[MikDic]

1) continuano ad essere costretti a pompare sulla potenza e quindi sui consumo/caolore per esser competitivi.

2) "Come abbiamo detto, oltre ai core x86 e alla GPU c'è anche una NPU, componente a cui ormai nessun può rinunciare". Ma anche no !!! Ma questo è un articolo o un copia incolla della brochure di intel?

3) Si sono rivolti a tmsc (perche le loro fabriche non sono all'altezza, sono bune per fare ferramente per cose piu semplici anche di terzi) e relativamente facile fare meglio del disastro fatto con la serie 14x

4) W la concorrenza e AMD Santa subito !!! peccato per questì'ultima che ha ancora molti detrattori, sono andato in un negozio per ordinare un server e mi hanno datto AMD assolutamente no... ?!?!? Anche nei videogiochi senza nulla toglire a Nvidia, ma la differenza non rispecchia i valori

[igiolo]

Originariamente inviato da [email protected]

Secondo voi hp con Intel core ultra 7 200 a quanto si potrebbe aggirare il prezzo??
Ma si sa quando saranno sul mercato??
Che design avranno??

notebook HP intendi?
se li vedi per Natale va grassa

[ninja750]

Originariamente inviato da MikDic

2) "Come abbiamo detto, oltre ai core x86 e alla GPU c'è anche una NPU, componente a cui ormai nessun può rinunciare". Ma anche no !!! Ma questo è un articolo o un copia incolla della brochure di intel?

anche perchè... cosa ce ne facciamo oggi di una cosa simile nel nostro desktop? il giorno che lo capiremo questa npu sarà già obsoleta

mi ricorda raytracing nvidia sulle 2000, diventato poi solo dopo cosa

[argez]

https://videocardz.com/newz/msi-clai...than-i9-14900k


Boh, a me sembrano numeri fuori di melone, sicuramente sarò io.

[s12a]

Originariamente inviato da argez

Boh, a me sembrano numeri fuori di melone,

"With power limit unlocked"

sicuramente sarò io.

No, è chi in generale slimita la CPU e si lamenta che consuma o scalda troppo quando i power limit sono completamente configurabili anche sulle CPU bloccate.

[AlPaBo]

Originariamente inviato da Piedone1113

L'SMT non ha nulla di insicuro, lo è la sua implementazione.

Conosci qualche implementazione di SMT che non ha avuto problemi negli ultimi anni? Ovvero, da quando i ricercatori sono diventati sospettosi e hanno cominciato ad analizzarli?

[Tedturb0]

senza decoder ASTC nella GPU e' SCAFFALE

[Piedone1113]

Originariamente inviato da AlPaBo

Conosci qualche implementazione di SMT che non ha avuto problemi negli ultimi anni? Ovvero, da quando i ricercatori sono diventati sospettosi e hanno cominciato ad analizzarli?

Conosci una sola architettura ooo che non abbia avuto problemi di sicurezza escludendo L'SMT?
Per aumentare le prestazioni si usano scorciatoie, e spesso verrebbero annullate se vengono adottate misure di sicurezza isolando i dati in cache.
Purtroppo quello che oggi è definito altamente improbabile domani ( a falla scoperta) diventa ordinaria.
Ma a leggere alcune cose sembra che i nuovi Intel saranno privi di falle ( e non parlo di errata), dimenticando che il trad director può passare l'esecuzione da un core p ad uno e ( e viceversa) rendendo di fatto vulnerabile le allocazioni di memoria in cache ne più e ne meno dell'SMT.
Aspettiamo i primi riscontri e certamente non tarderanno ad arrivare tecniche di iniezione in cache ( a meno che non si decida di eseguire un flush in cache rallentando esageratamente il processo )

[AlPaBo]

Originariamente inviato da Piedone1113

Conosci una sola architettura ooo che non abbia avuto problemi di sicurezza escludendo L'SMT?
Per aumentare le prestazioni si usano scorciatoie, e spesso verrebbero annullate se vengono adottate misure di sicurezza isolando i dati in cache.
Purtroppo quello che oggi è definito altamente improbabile domani ( a falla scoperta) diventa ordinaria.
Ma a leggere alcune cose sembra che i nuovi Intel saranno privi di falle ( e non parlo di errata), dimenticando che il trad director può passare l'esecuzione da un core p ad uno e ( e viceversa) rendendo di fatto vulnerabile le allocazioni di memoria in cache ne più e ne meno dell'SMT.
Aspettiamo i primi riscontri e certamente non tarderanno ad arrivare tecniche di iniezione in cache ( a meno che non si decida di eseguire un flush in cache rallentando esageratamente il processo )

Infatti. Più complichi le cose, più diventa probabile la possibilità di sfruttare i sistemi per scopi non del tutto benevoli.
Non a caso nella mia domanda iniziale chiedevo quale fosse la distinzione tra p-core ed e-core: a me sembra che un array di (molti) core uguali sia la soluzione da preferire quando si cerca la sicurezza. I vantaggi ottenuti distinguendo tipi di core e introducendo tecniche di thread multipli, giustificano l'aumento di complessità e il rischio di sicurezza?
Da quello che dici, il primo pensiero che mi è venuto in mente è che almeno non dovrebbe essere possibile spostare i thread da un tipo di core a un altro o, se proprio lo si vuole, semmai solo da e-core a p-core.