[Thread Ufficiale] Aspettando ZEN

[george_p]

Originariamente inviato da tuttodigitale

jim keller era il vice presidente del PASemi, ed è stato per 4 anni...in AMD è arrivato nel Agosto 2012- e ha finito nel Novembre 2015....direi che basta e avanza (ricordo che è stato Chef Architect per un solo anno in AMD, si vede che XV ha necessitato di ben più cure di k7 ).
il fatto che AMD abbia pensato addirittura di posticipare ZEN per k12, mi fa pensare che k12 sia una cpu degna di nota (come se non bastasse il ritorno alla lettera K nel nome in codice...)

Ma K12 non doveva uscire prima di Zen?

La K di Keller presumo, e il 12 è l'anno del suo ritorno in amd

[tuttodigitale]

Originariamente inviato da george_p

Ma K12 non doveva uscire prima di Zen?

esattamente. Inizialmente doveva uscire k12 il q4 2016 e ZEN nel 2017. Per entrambi i progetti il primo tape-out risale a un anno fa.

Originariamente inviato da george_p

La K di Keller presumo, e il 12 è l'anno del suo ritorno in amd

io sono tra quelli che pensa che l'arrivo di keller, che dal 2004 è nel mondo ARM, seppur orientato al low-power, abbia molto a che vedere con k12.

la K ha caratterizzato per moltissimi anni le cpu di AMD....e sono andate tutte piuttosto bene...scaramanzia? (hanno targato ZEN 32 core Naples, per coerenza ci sta )

[george_p]

Originariamente inviato da tuttodigitale

esattamente. Inizialmente doveva uscire k12 il q4 2016 e ZEN nel 2017. Per entrambi i progetti il primo tape-out risale a un anno fa.


io sono tra quelli che pensa che l'arrivo di keller, che dal 2004 è nel mondo ARM, seppur orientato al low-power, abbia molto a che vedere con k12.

la K ha caratterizzato per moltissimi anni le cpu di AMD....e sono andate tutte piuttosto bene...scaramanzia? (hanno targato ZEN 32 core Naples, per coerenza ci sta )

Ma la K torna solo con arm e non con processori X86 (o sto confondendo con SkyBridge?), in Zen Naples sarebbe coerente con cosa? Mi sfugge...

[Phopho]

forse un ritorno ai nomi delle città per il core come con i mitici Athlon 64 X2?

[capitan_crasy]

Originariamente inviato da george_p

Ma la K torna solo con arm e non con processori X86 (o sto confondendo con SkyBridge?), in Zen Naples sarebbe coerente con cosa? Mi sfugge...

La lettera K è la sigla che indica i processori AMD da tempi immemori, dal K10 però era una cosa più per gli addetti ai lavori che per le grandi masse.
K8 erano gli AMD64, K10 erano i processori della famiglia Stars, K15 sono i Bulldozer e ZEN avrà la sigla K17.

[george_p]

Originariamente inviato da capitan_crasy

La lettera K è la sigla che indica i processori AMD da tempi immemori, dal K10 però era una cosa più per gli addetti ai lavori che per le grandi masse.
K8 erano gli AMD64, K10 erano i processori della famiglia Stars, K15 sono i Bulldozer e ZEN avrà la sigla K17.

Ahhh vedi che non ci ha mai lasciati Keller

[cdimauro]

Originariamente inviato da tuttodigitale

l'acquisizione per soli 300 milioni di euro dovrebbe far riflettere sul differente know-how tra PASemi ed AMD.

I soldi non sono né l'unico parametro né sono determinanti per lo sviluppo di un progetto.

La storia di NexGen mi sembra sia piuttosto eloquente.

Di certo in pochi anni hanno fatto un ottimo lavoro . Ma la domanda era perchè AMD non sarebbe in grado di fare una CPU ARM 6-wide. con ben 4 anni di sviluppo all'attivo? Paura?

E di cosa? Quel link non l'ho certo portato per caso.

Per quanto mi sforzi mi pare un poco improbabile che AMD non sia in grado di fare molto meglio di Apple

Al momento è Apple che ha dimostrato di fare meglio di tutte le aziende che da anni competono in ambito ARM, e che sono di qualche ordine di grandezza più grandi di AMD.

Ed è anche l'unica che ha presentato un design realmente innovativo, che non ha nulla a che spartire con quello degli altri, che sono derivazioni dirette dei core "stock" sviluppati da ARM.



L'unica eccezione è rappresentata da nVidia, che col suo Project Denver ha però scelto una strada molto diversa (anche perché quella x86 le era preclusa in partenza causa mancanza di licenze, per cui è stata costretta a dirottare su ARM).

Sui sintetici di quel tipo, ho sempre espresso le mie perplessità...finchè non si capisce bene cosa faccia sembrano davvero inutili, e fuorvianti...

Sui sintetici sono d'accordo anch'io, ed è per questo che sono contrario a robaccia come Geekbench, o Dhrystone, ecc.

Ma quelli utilizzati nel link sono per lo più non sintetici: fanno uso di applicazioni reali, simulando dei carichi di lavoro (come riportato anche nei documenti).

Dunque sono di gran lunga più attendibili.

comunque non devi dirmelo tu che un core m, fa piazza pulita di ogni altra CPU...invero anche il semplice Atom per molte architetture ARM (tutte le altre) fa paura, anche se molti fanno finta di non vedere (c'è di mezzo anche il fatto che 9 volte su 10, non vengono customizzate)

Appunto per questo non vedo di cosa dovrei aver paura.

Originariamente inviato da tuttodigitale

jim keller era il vice presidente del PASemi, ed è stato per 4 anni...

Come vedi, anche una piccola azienda può possedere un know-how di tutto rispetto.

in AMD è arrivato nel Agosto 2012- e ha finito nel Novembre 2015....direi che basta e avanza (ricordo che è stato Chef Architect per un solo anno in AMD, si vede che XV ha necessitato di ben più cure di k7 ).
il fatto che AMD abbia pensato addirittura di posticipare ZEN per k12, mi fa pensare che k12 sia una cpu degna di nota (come se non bastasse il ritorno alla lettera K nel nome in codice...)

O che le risorse non erano sufficienti per portare avanti entrambi i progetti.

Originariamente inviato da tuttodigitale

esattamente. Inizialmente doveva uscire k12 il q4 2016 e ZEN nel 2017. Per entrambi i progetti il primo tape-out risale a un anno fa.

io sono tra quelli che pensa che l'arrivo di keller, che dal 2004 è nel mondo ARM, seppur orientato al low-power, abbia molto a che vedere con k12.

AMD aveva assolutamente bisogno di rilanciarsi in ambito x86, e questo penso sia pacifico.

Ma IMO sarà stato lui, una volta tornato a lavorare lì, a suggerire ad AMD di investire anche su ARM.

@paolo.oliva2: in estrema sintesi, le discussioni basate su numeri avulse dal contesto lasciano il tempo che trovano, perché poi nel mondo reale le CPU macinano algoritmi costituiti da una certa mistura di istruzioni, per cui le prestazioni nel mondo reale possono essere molto diverse da quelle che si potrebbe aspettare guardando soltanto qualche freddo dato.

[paolo.oliva2]

Secondo me Keller é ritornato nel momento in cui si prospettava per AMD la disponibilità di un nuovo silicio, prima era perfettamente inutile, perché l"efficienza architetturale (accorpando Keller ad un miglioramento prestazioni/consumo), qualsiasi sia, non può nulla rispetto a 2 o più nodi di differenza. Viceversa, il risparmio di Watt a die a parità di transistor nel passaggio dal 28nm al 14nm è enorme (praticamente un raddoppio dei core e più a parità di Watt) ed ancor più rispetto al 32nm SOI.

[george_p]

Originariamente inviato da paolo.oliva2

Secondo me Keller é ritornato nel momento in cui si prospettava per AMD la disponibilità di un nuovo silicio, prima era perfettamente inutile, perché l"efficienza architetturale (accorpando Keller ad un miglioramento prestazioni/consumo), qualsiasi sia, non può nulla rispetto a 2 o più nodi di differenza. Viceversa, il risparmio di Watt a die a parità di transistor nel passaggio dal 28nm al 14nm è enorme (praticamente un raddoppio dei core e più a parità di Watt) ed ancor più rispetto al 32nm SOI.

Naturalmente sono nessuno per dire cose di cui non ho mai visto ne sentito di persona ma... un bel grosso ma ce lo metto ...Keller è tornato in amd nel 2012, nemmeno un anno dal debutto di BD e della calciorotazione di Meyer.

Penso sia stata AMD a chiamarlo ma magari anche no.

Fatto sta che Keller serviva prima di tutto per dirigere un team in fase di progettazione, non è che appena un silicio risulta idoneo in azienda si impegnano a cercare ingegneri... per aspettare poi quanto con la fase di progettazione prima e quella di testing sul silicio poi?? Anni e perdere l'occasione di piazzare subito un buon prodotto su silicio adeguato?
avere invece pronti svariati progetti quando il silicio è idoneo è molto più conveniente.

[Phopho]

sono 2 soluzioni rischiose... bisogna vedere quale lo è meno.
se aspetti un buon silicio per progettarci sopra è possibile arrivare in ritardo al lancio del prodotto.
se progetti in attesa di un buon silicio rischi invece di investire un sacco di soldi senza avere la prospettiva di ritorno dell'investimento.
in teoria una via di mezzo sarebbe la cosa più sensata e forse è anche ciò che ha fatto AMD visto che non aveva mezzi finanziari della madonna per supportare un R&D senza avere prospettive concrete.

[george_p]

Originariamente inviato da Phopho

sono 2 soluzioni rischiose... bisogna vedere quale lo è meno.
se aspetti un buon silicio per progettarci sopra è possibile arrivare in ritardo al lancio del prodotto.
se progetti in attesa di un buon silicio rischi invece di investire un sacco di soldi senza avere la prospettiva di ritorno dell'investimento.
in teoria una via di mezzo sarebbe la cosa più sensata e forse è anche ciò che ha fatto AMD visto che non aveva mezzi finanziari della madonna per supportare un R&D senza avere prospettive concrete.

Penso che se nel frattempo, silicio o no, si hanno i soldi per progettare qualcosa di nuovo e soprattutto ben fatto è bene farlo. Poi quando c'è il silicio buono ok se non c'è ci si arrangia con quello cattivo, ma almeno l'architettura potrà dire la sua. Con BD si è arrivati con architettura progettata in modo poco attenta (ipc bassissimo, cache lentissime e cmt non proprio ben sfruttato, in aggiunta al silicio schifosissimo. Sfortuna delle sfortune.

[Piedone1113]

Originariamente inviato da george_p

Penso che se nel frattempo, silicio o no, si hanno i soldi per progettare qualcosa di nuovo e soprattutto ben fatto è bene farlo. Poi quando c'è il silicio buono ok se non c'è ci si arrangia con quello cattivo, ma almeno l'architettura potrà dire la sua. Con BD si è arrivati con architettura progettata in modo poco attenta (ipc bassissimo, cache lentissime e cmt non proprio ben sfruttato, in aggiunta al silicio schifosissimo. Sfortuna delle sfortune.

Credo che i progetti tengono conto di diversi fattori.
Quello del silicio è uno:
Previsioni delle capacità del silicio entro un min max. Adattamento del progetto in modo da poter modificare timing, latenze e tensione di soglia dei transistor.
Dopodicchè con silicio pronto si trovano i migliori compromessi (sempre da specifiche di progetto) e quindi se per esempio la cache l1 è progettata per avere latenze tra x ed x+1 si usa il miglior rapporto tra efficenza e rapporto di scarto, ma se si è fuori dal range bisogna rivedere in profondità l'architettura (se si hanno risorse a disposizione), oppure metterci una pezza.
Questo vale anche se il silicio è migliore di quanto preventivato arrivando a non sfruttarlo pienamente.

[paolo.oliva2]

Originariamente inviato da george_p

Naturalmente sono nessuno per dire cose di cui non ho mai visto ne sentito di persona ma... un bel grosso ma ce lo metto ...Keller è tornato in amd nel 2012, nemmeno un anno dal debutto di BD e della calciorotazione di Meyer.

Penso sia stata AMD a chiamarlo ma magari anche no.

Che sia stata AMD a chiamarlo non ho dubbi, ma molto dipende dal tipo di contratto che ha Keller.

Fatto sta che Keller serviva prima di tutto per dirigere un team in fase di progettazione, non è che appena un silicio risulta idoneo in azienda si impegnano a cercare ingegneri... per aspettare poi quanto con la fase di progettazione prima e quella di testing sul silicio poi?? Anni e perdere l'occasione di piazzare subito un buon prodotto su silicio adeguato?
avere invece pronti svariati progetti quando il silicio è idoneo è molto più conveniente.

Io sinceramente non so quanto prende Keller, se a mo di stipendio fisso a mese o un contratto a progetto o un insieme a percentuale a procio sulle vendite, ma la situazione potrebbe essere simile alla F1, dove un pilota investe la sua faccia ma contribuisce anche allo sviluppo dell'insieme, ma è ovvio che uno degli ultimi team non si può permettere un pilota da 120 milioni di € l'anno, come pure il pilota non perde anni preziosi e la faccia senza determinate garanzie.

Comunque la situazione di AMD e silicio (32nm SOI) è stata a dir poco imbarazzante, perchè di fatto AMD è rimasta sull'architettura PD sia sul desktop che come Opteron e di qui tutto il settore server... e se ti ricordi allora si diceva che AMD voleva lasciare il settore server e high-desktop, cosa palesemente non vera, visto che con Zen ripartirebbe in pompa magna, ma ovviamente il settore High-Desktop come ancor più quello server, richiedono efficienza come max numero d core in X TDP e max frequenza e numero di core nel desktop, cosa che ovviamente un silicio di 2-3 nodi addietro NON può assolutamente dare.

Keller secondo me è stato chiamato da AMD nel momento in cui AMD aveva ricevuto garanzie da GF/Samsung/Consorzio che le aspettative di un nuovo silicio erano concrete, come pure le aspettative. Di qui hai ragione a dire che probabilmente AMD/Keller si sono mossi in anticipo, ma in anticipo non vuole dire prima del silicio finale ma in contemporanea o immediatamente dopo alla fattibilità del nodo.
Per farti un esempio, IBM ha già realizzato il transistor sul 9nm da più di 1 anno, ma questo non vuole dire che è pronta a produrlo. Idem AMD 2-3 anni fa sapeva che il dopo 28nm Bulk ci sarebbe stato, ma ancora non sapeva se 22nm, 16nm e di che tipo... però era già sufficiente come garanzia di investire su Keller da una parte e Keller comunque poteva lavorare con un margine di garanzia superiore a 1,2 milioni di transistor per 125W.

[paolo.oliva2]

Originariamente inviato da Piedone1113

Credo che i progetti tengono conto di diversi fattori.
Quello del silicio è uno:
Previsioni delle capacità del silicio entro un min max. Adattamento del progetto in modo da poter modificare timing, latenze e tensione di soglia dei transistor.
Dopodicchè con silicio pronto si trovano i migliori compromessi (sempre da specifiche di progetto) e quindi se per esempio la cache l1 è progettata per avere latenze tra x ed x+1 si usa il miglior rapporto tra efficenza e rapporto di scarto, ma se si è fuori dal range bisogna rivedere in profondità l'architettura (se si hanno risorse a disposizione), oppure metterci una pezza.
Questo vale anche se il silicio è migliore di quanto preventivato arrivando a non sfruttarlo pienamente.

quoto... per me BD era stato creato in modo molto economico perchè AMD/GF erano stra-convinte che nel passaggio dal 45nm SOI liscio o al max ULK al 32nm SOI HKMG ULK avrebbero guadagnato un totale sia in termini di frequenza che TDP/frequenza e grazie all'FO4 17 avrebbero ottenuto prestazioni con la frequenza, risparmiando un totale di soldi rispetto ad aumentare l'IPC (cosa che vediamo in Zen, perchè a parte l'SMT e la sua logica/progettazione, ci sono interventi non da poco quali cache ben più veloci ed inclusive, l'aggiunta di L0, le HBM/HBM2 nella versione APU, tutta una sfliza di features per ottimizzare i consumi, presenti in XV ma assolutamente assenti (solo l'RCM) in PD, figuriamoci in Zambesi).

Mi sembra ovvio (almeno lo credo io) che se AMD avesse saputo in anticipo che per 5GHz non sarebbero bastati 95/125W ma 220W (9590), avrebbero speso per aumentare l'IPC in BD. Notare che oggi noi confrontiamo PD a Broadwell, ma un PD con +7% di IPC rispetto a Zambesi unito a +11,11% di frequenza def, ALLORA, vs 2600K, sarebbe già stato competitivo.... rimane il fatto che XV sul 32nm SOI non so se poteva permettere un X8 4GHz.

P.S.
La soluzione migliore, dal punto di vista sviluppo e produzione, e la tecnica Intel, Tick Tock. Nuova architettura su silicio di cui si conosce tutto (limiti) e a nuovo silicio stampo architettura (vecchia) conosciuta. Ma Intel ha dalla sua le FAB di proprietà, soldi per sviluppo e praticamente illimitati per raggiungere affinamento/PP desiderato, per sfruttare le caratteristiche dell'architettura dei suoi proci praticamente al 100%.

[paolo.oliva2]

Forse c'è un'altra spiegazione al Vcore alto della RX 480.
I chip migliori per una RX 490?
http://ocaholic.ch/modules/news/arti...?storyid=15073
e
http://ocaholic.ch/modules/news/arti...?storyid=15018

Zen APU X4
http://www.christiantoday.com/articl...2017/90516.htm

John Taylor, numero uno del Worldwide Marketing di AMD - "Zen competerà con Intel sulle prestazioni, sull'efficienza energetica e sulle specifiche tecniche - non solo sul prezzo".
http://tech.everyeye.it/articoli/spe...tel-30206.html

https://www.youtube.com/watch?v=BXVGUUV4wXc
AMD Presentation (RX 480, 470 and 460 + APUs) in Korea

[tuttodigitale]

Originariamente inviato da cdimauro

I soldi non sono né l'unico parametro né sono determinanti per lo sviluppo di un progetto.

a maggior ragione AMD può fare meglio con uno sforzo economico di gran lunga inferiore.

Originariamente inviato da cdimauro

E di cosa? Quel link non l'ho certo portato per caso.

AMD non è Apple, e credo che anche la casa di Cupertino ne sia consapevole.

Originariamente inviato da cdimauro

Al momento è Apple che ha dimostrato di fare meglio di tutte le aziende che da anni competono in ambito ARM, e che sono di qualche ordine di grandezza più grandi di AMD.

Apple ha acquisito PASemi nel 2008 e la sua prima architettura custom è apparsa in un dispositivo commerciale nel settembre del 2012...
AMD ha acquisito la licenza ARM nel 2012 e venderà k12 nel 2017.

Vedi che la stai mettendo di nuovo, sul piano economico....

Originariamente inviato da cdimauro

O che le risorse non erano sufficienti per portare avanti entrambi i progetti.

in che senso? Hanno semplicemente scambiato le priorità.

Originariamente inviato da paolo.oliva2

Secondo me Keller é ritornato nel momento in cui si prospettava per AMD la disponibilità di un nuovo silicio, prima era perfettamente inutile, perché l"efficienza architetturale (accorpando Keller ad un miglioramento prestazioni/consumo), qualsiasi sia, non può nulla rispetto a 2 o più nodi di differenza. Viceversa, il risparmio di Watt a die a parità di transistor nel passaggio dal 28nm al 14nm è enorme (praticamente un raddoppio dei core e più a parità di Watt) ed ancor più rispetto al 32nm SOI.

di certo non avrebbero potuto fare un 8 core interi con quel ipc sul SOI a 32nm... alcune idee sono state brevettate prima che keller facesse ritorno in AMD, tipo quello sulla cache uop, e probabilmente anche l'idea del checkpoint, ammesso che non sia un sistema RAS, , risale al 2009.
Non è detto che excavator inizialmente doveva essere così come lo conosciamo oggi, o avere alcune caratteristiche che debutteranno con ZEN.

Dando un occhiata alla concorrenza, la prossima architettura, stando ai rumors sarà molto più simile a skylake rispetto a quanto era stata preventivata sui 10nm...

[tuttodigitale]

Originariamente inviato da paolo.oliva2

quoto... per me BD era stato creato in modo molto economico perchè AMD/GF erano stra-convinte che nel passaggio dal 45nm SOI liscio o al max ULK al 32nm SOI HKMG ULK avrebbero guadagnato un totale sia in termini di frequenza che TDP/frequenza e grazie all'FO4 17 avrebbero ottenuto prestazioni con la frequenza, risparmiando un totale di soldi rispetto ad aumentare l'IPC (cosa che vediamo in Zen, perchè a parte l'SMT e la sua logica/progettazione, ci sono interventi non da poco quali cache ben più veloci ed inclusive, l'aggiunta di L0, le HBM/HBM2 nella versione APU, tutta una sfliza di features per ottimizzare i consumi, presenti in XV ma assolutamente assenti (solo l'RCM) in PD, figuriamoci in Zambesi).

Non sono per nulla d'accordo....aumentare l'ipc sono capaci tutti...la difficoltà è nel contenere il livello di complessità.
Credo che ZEN, costato solo 40-50 milioni di dollari l'anno, farà tesoro dei TANTI soldi spesi in quegli anni da AMD nel sviluppare bulldozer.

PS secondo bitsandchips, Apple avrebbe investito solo 30-35 milioni di dollari l'anno per lo sviluppo dei suoi SoC...quindi AMD avrebbe investito più capitali di Apple, a netto dell'acquisizione di PASemi

http://www.bitsandchips.it/informati...dollari-l-anno

[plainsong]

Una notizia che personalmente acquisisce una rilevanza diversa dopo aver visto le proiezioni in termini di performance del core Vulcan di Broadcom, è quella del reclutamento da parte di AMD di Nazar Zaidi come successore di Keller nel ruolo di chief architect.

Del resto scrivevano appena qualche mese fa su extremetech: "Nazar Zaidi was formerly a VP of engineering at Broadcom and worked on that company’s custom ARMv8 processor, dubbed Project Vulcan. That project appears to have quietly come to an end after Broadcom was acquired by Avago a year ago — at the very least, there’s been no significant news for nearly a year."
Sarebbe in effetti interessante capire se e quando questa architettura sarà commercializzata.

[Piedone1113]

Originariamente inviato da paolo.oliva2

quoto... per me BD era stato creato in modo molto economico perchè AMD/GF erano stra-convinte che nel passaggio dal 45nm SOI liscio o al max ULK al 32nm SOI HKMG ULK avrebbero guadagnato un totale sia in termini di frequenza che TDP/frequenza e grazie all'FO4 17 avrebbero ottenuto prestazioni con la frequenza, risparmiando un totale di soldi rispetto ad aumentare l'IPC (cosa che vediamo in Zen, perchè a parte l'SMT e la sua logica/progettazione, ci sono interventi non da poco quali cache ben più veloci ed inclusive, l'aggiunta di L0, le HBM/HBM2 nella versione APU, tutta una sfliza di features per ottimizzare i consumi, presenti in XV ma assolutamente assenti (solo l'RCM) in PD, figuriamoci in Zambesi).

Mi sembra ovvio (almeno lo credo io) che se AMD avesse saputo in anticipo che per 5GHz non sarebbero bastati 95/125W ma 220W (9590), avrebbero speso per aumentare l'IPC in BD. Notare che oggi noi confrontiamo PD a Broadwell, ma un PD con +7% di IPC rispetto a Zambesi unito a +11,11% di frequenza def, ALLORA, vs 2600K, sarebbe già stato competitivo.... rimane il fatto che XV sul 32nm SOI non so se poteva permettere un X8 4GHz.

P.S.
La soluzione migliore, dal punto di vista sviluppo e produzione, e la tecnica Intel, Tick Tock. Nuova architettura su silicio di cui si conosce tutto (limiti) e a nuovo silicio stampo architettura (vecchia) conosciuta. Ma Intel ha dalla sua le FAB di proprietà, soldi per sviluppo e praticamente illimitati per raggiungere affinamento/PP desiderato, per sfruttare le caratteristiche dell'architettura dei suoi proci praticamente al 100%.

Secondo me invece AMD avrebbe scelto quell'opzione per risparmiare tempo sulla progettazione di BD1 allineandosi alle prestazioni di Intel (125w 5ghz), per poi mettere mano di anno in anno ad affinamenti vari per un aumento di ipc tra il 5 ed il 10% annuo per portare avanti in parallelo lo sviluppo delle Apu.
semplicemente hanno cannato le previsioni del silicio alla grande (non dimentichiamoci che bd1 sotto no2 murava a oltre 8ghz segno che hanno dovuto rilassare e di molto l'aggressività della cache e dell'mmc e solo con bd 2 hanno ottimizzato meglio il processore al silicio guadagnando frequenza ed ipc ma facendo murare prima la cpu segno di timing interni più aggressivi e maggiormenti ottimizzati per quel silicio).
Insomma la colpa non è solo del silicio, ma anche del progetto in se che non si amalgama al materiale disponibile (non puoi pensare di fare un David con un martello pneumatico, invece sarebbe possibilissimo farci una sfinge e molto meglio che con gli attrezzi idonei per il David)

[paolo.oliva2]

Originariamente inviato da tuttodigitale

Non sono per nulla d'accordo....aumentare l'ipc sono capaci tutti...la difficoltà è nel contenere il livello di complessità.
Credo che ZEN, costato solo 40-50 milioni di dollari l'anno, farà tesoro dei TANTI soldi spesi in quegli anni da AMD nel sviluppare bulldozer.

Aspetta, cerco di spiegarmi meglio.

BD non ha variato granchè nella velocità delle cache, ha integrato il CMT aumentando un po' la complessità, ma comunque il passaggio da Thuban a BD non è che sia stato dispendioso, nel senso a 360°. AMD arrivando a XV sicuramente ha implementato tutta una serie di features (RCM, alimentazione ad isola, le librerie ad alta densità e quant'altro) che comunque sono state forzate per sopperire al silicio, in Zambesi non c'era assolutamente nulla.

AMD con Zen è forzata ad aumentare l'IPC semplicemente perchè l'architettura SMT lo esige, altrimenti faresti un cesso... ma non concordo che aumentare l'IPC costi poco, perchè a parte la complessità architetturale, devi comunque aumentare le performances generali, a partire dall'MC e via via alle cache sino ad arrivare ai core, perchè se giochi sulla frequenza, aumenti i cicli nella stessa unità di tempo, quindi la velocità la puoi ottenere anche con una cache lenta semplicemente perchè va ad un X% di frequenza in più, i canali anche se lenti il transfer lo raggiungono perchè sale la frequenza (a mo di una DDR3 1333 che la occhi a 2000, esempio), ma se giochi sull'IPC, e a clock invariato, i core ti macinano e richiedono più banda I/O che gliela devi dare, altrimenti sarebbe come non fare nulla.

Io tra BD e Phenom II non vedo nulla, a livello di frequenza NB (si parlava di 3GHz, invece ci si è fermati a 200MHz in più del Phenom II, ma in OC meno),le cache in latenza e velocità sono le stesse, l'MC il medesimo.... Zen stravolge tutto... quello che mi è difficile da inquadrare è se effettivamente c'era bisogno di Zen o se un XV con tutto il po' po' di implementazioni di Zen già avrebbe ottenuto almeno un +20% di IPC con tutto il conseguente vantaggio in MT del CMT vs SMT.

Quello che mi è difficile da capire, è che il vero punto debole di BD è stata la potenza ST... ma immagina un XV con +15% di IPC, steccato sul 32nm SOI, con il preciso compito di competere con gli X4+4 Intel (quindi realizzare un X4 CMT stile 9590 nel limite dei 95W/125W), con frequenze tirate e idem turbo, certo non potrà avere un MT alla 6700K, ma l'intento iniziale, mdulo CMT vs core + SMT, sarebbe centrato. Poi mi pare più che ovvio che in MT il 32nm SOI non può permettere un numero di moduli quanti Intel, con il 14nm, li può steccare in 90/140W.... ma è ovvio che in questo SMT/CMT non c'entri una mazza.