Micron ClearNAND, spazio ai 25 nanometri

[Redazione di Hardware Upg]

Link alla notizia: http://www.businessmagazine.it/news/...tri_34650.html

Micron annuncia la nuova serie di memorie flash ClearNAND, sviluppate con processo produttivo a 25 nanometri

Click sul link per visualizzare la notizia.

[tossy]

Parlando di integrazione, mi chiedo come mai invece di ridurre le machere al limite della tecnologia, non facciano strutture a "wafer", con più strati di matrici di memorie.

A differenza delle CPU e GPU, in questo caso non dovrebbero esserci particolari problemi di dissipazione.
Crescere in altezza (si parla di micron) non dovrebbe essere un problema, già i processi produttivi prevedono decine di strati interconnessi per realizzare il circuito finale.

[marchigiano]

se già a 25nm iniziano le difficoltà mi sa che i dischi normali li terremo ancora per tanti anni...

[coschizza]

Originariamente inviato da marchigiano

se già a 25nm iniziano le difficoltà mi sa che i dischi normali li terremo ancora per tanti anni...

non preoccuparti il problema non è iniziato ai 25nm ma è sempre essitito solo che litigrafia dopo litografia bisogna riaffrontarlo per ritrovare la soluzione migliore per la nuova tecnologia.

[arunax]

Originariamente inviato da tossy

Parlando di integrazione, mi chiedo come mai invece di ridurre le machere al limite della tecnologia, non facciano strutture a "wafer", con più strati di matrici di memorie.

A differenza delle CPU e GPU, in questo caso non dovrebbero esserci particolari problemi di dissipazione.
Crescere in altezza (si parla di micron) non dovrebbe essere un problema, già i processi produttivi prevedono decine di strati interconnessi per realizzare il circuito finale.

Non credo che il problema stia nella dissipazione, bensì nella difficoltà di interconnettere con l'esterno in modo efficiente le celle di memoria in una struttura non planare. Inoltre, l'integrazione verticale è ancora agli albori e ci sono diversi problemi nei processi: ad esempio per la tesi di laurea che sto scrivendo ho lavorato alla parte digitale di un ASIC (un sensore per particelle cariche per esperimenti negli acceleratori di particelle) che farà appunto uso di tecnologie di integrazione verticale; ma mi raccontava il mio correlatore che con il chip precedente, sottomesso più di un anno fa, stanno avendo un sacco di problemi con le maschere, perché il processo con integrazione verticale deve ancora essere raffinato!

Tornando in topic, a quanto ne so io questo è uno dei più attivi campi di ricerca nell'ambito delle memorie, l'idea effettivamente è molto accattivante e sicuramente prima o poi verrà messa in pratica anche commercialmente...