[Thread Ufficiale V3.0] AMD K10 Phenom Quad/Triple/Dual Core

[Mintaka84]

Originariamente inviato da The_max_80

a sto punto non facevano meglio a posticipare del tutto, capisco che qualcuno lo venderanno, ma secondo me , siccome la prima impressione fa sempre, molti non prenderanno manco i prossimi step per via di questi primi buggati

io credo che invece questa situazione, oltre a portare qualche spicciolo ad amd, serva ad accrescere l'attenzione su questa cpu. x la serie:" eccovi il biscottino, ma il grosso lo vedrete poi!"
bha' personalmente, se la mia congettura regge, aspetterò ancora più ingolosito phenom.... visto che cmq anche se fosse andato bene da subito 2.2ghz sn un po' pochini no?

[brochure]

Beh...almeno l'80% degli acquirenti non sapranno neanche che sia affetto da bug, sapranno solo che hanno risparmiato qualcosa rispetto alle altre opzioni d'acquisto. Chi invece sa che è bacato, probabilmente saprà anche se/quando questi bug saranno risolti.
Bye!

[esticbo]

Ma c'é anke gente ke sá ke pieno di bug e lo sta comprando lo stesso

[billuzzo]

Gente ma scusate se nn ho capito male la cache l3 e disabilitata x via dei due bug?Oppure funziona male?

[Mintaka84]

Originariamente inviato da G-UNIT91

http://www.overclock.net/amd-cpus/26...-9500-a-2.html

hanno il 9500...

nessun screenshot

c'è da fidarsi??

[bjt2]

Originariamente inviato da billuzzo

Gente ma scusate se nn ho capito male la cache l3 e disabilitata x via dei due bug?Oppure funziona male?

Secondo quei documenti, viene disabilitata la cache TLB, che è un'altra cosa. Ha comunque impatto notevole sulle prestazioni. Quei bit che sul documento sono detti riservati, potrebbero far disabilitare solo la cache L3 TLB, ma non ci metto la mano sul fuoco... Per quello scritto in quei PDF AMD si deve assumere che tutta la cache TLB è disabilitata...

[billuzzo]

Originariamente inviato da bjt2

Secondo quei documenti, viene disabilitata la cache TLB, che è un'altra cosa. Ha comunque impatto notevole sulle prestazioni. Quei bit che sul documento sono detti riservati, potrebbero far disabilitare solo la cache L3 TLB, ma non ci metto la mano sul fuoco... Per quello scritto in quei PDF AMD si deve assumere che tutta la cache TLB è disabilitata...

X cui e probabile che con lo step B3 i phenom aumentino di un 10% le loro prestazioni solamente con questi bug sistemati , senza aggiungere ulteriori migliorie?? Oppure ti sembra una cosa impossibile che possano aumentare quel 10% e oltre x raggiungere le prestazioni equivalenti di intel? ovviamente parlando della stessa velocita clock x clock

[AsusP7131Dual]

Originariamente inviato da billuzzo

X cui e probabile che con lo step B3 i phenom aumentino di un 10% le loro prestazioni solamente con questi bug sistemati , senza aggiungere ulteriori migliorie?? Oppure ti sembra una cosa impossibile che possano aumentare quel 10% e oltre x raggiungere le prestazioni equivalenti di intel? ovviamente parlando della stessa velocita clock x clock

Qui si pende dalle tue labbra bjt2!

[bjt2]

Originariamente inviato da billuzzo

X cui e probabile che con lo step B3 i phenom aumentino di un 10% le loro prestazioni solamente con questi bug sistemati , senza aggiungere ulteriori migliorie?? Oppure ti sembra una cosa impossibile che possano aumentare quel 10% e oltre x raggiungere le prestazioni equivalenti di intel? ovviamente parlando della stessa velocita clock x clock

Originariamente inviato da AsusP7131Dual

Qui si pende dalle tue labbra bjt2!

Ho riletto meglio:

Per il secondo bug, è possibile un aumento del 5-10% perchè la maggior parte del codice non ottimizzato scrive piccoli pacchetti.

Per il primo bug. Ho riletto meglio e la cache TLB non è disabilitata, ma semplicemente le tabelle delle pagine non sono tenute in memoria cache normale. Perciò se c'è un TLB miss deve andare SEMPRE in memoria e non c'è speranza di trovare la page table in cache. Non è come pensavo prima (che era disastroso), ma comunque IMHO si perde un altro 2-3%...

[The3DProgrammer]

Originariamente inviato da bjt2

Ho trovato un buco nel mio tempo...

ATTENZIONE!!! POST IMPORTANTISSIMO!!!

I due bachi di cui lo step B2 è affetto:

- Il baco sul TLB. Il workaround suggerito in quel PDF DISABILITA COMPLETAMENTE TUTTA LA CACHE TLB. Questo ha conseguenze DRAMMATICHE sulle prestazioni. Poi fa settare a 0 e 1 due bit che dovrebbero essere riservati... Mah... Il processore lo hanno fatto loro e quindi sapranno dove mettere le mani

- Il baco sul ganged mode. Il workaround suggerito in quel PDF disabilita la scrittura parziale delle linee di cache. Se deve scrivere pochi bytes, dovrà prima leggere la linea di cache, modificare i bytes e riscrivere tutta la linea di cache. Anche questo penalizza le prestazioni. Anche di molto se il codice fa tante piccole scritture.

In definitiva lo step B2 è UN CATORCIO per questi due BUGS...

Aspettiamo con fiducia lo step B3...

questo potrebbe spiegare il perkè la latenza della memoria dei phenom è così alta....se ogni volta ke devono tradurre un virtual address devono accedere alla page table stiamo freschi.... ma il bug è presente su tutti i TLB o solo sul lvl3 tlb?

[The3DProgrammer]

mi hai risposto ancora prima che ti facessi la domanda

[paolo.oliva2]

Originariamente inviato da esticbo

Ma c'é anke gente ke sá ke pieno di bug e lo sta comprando lo stesso

Beh, grazie a Bjt2 per la sua competenza. Io quando ho letto le prime 2-3 pagine, mi era già venuta l'emicrania. Comunque da quello che potevo "nasare" per le mie conoscenze, mi sembravano errori abbastanza grandi. Per questo l'ho postato e sono soddisfatto che sono riuscito ad alimentare questa discussione. Ma per assurdo, più errori ci sono e più questi sono gravi, più sarei contento.
Non per sfottio verso AMD, ma perché se con questi bug è già così vicino ad Intel... (riferito a potenza per clock)

Comunque, per Bjt2 già in soli 2 bug si potrebbe avere una perdita di potenziale dal 7 al 13%. Scusate se è poco, poi aggiungeteci i bios non al top e altri bug più o meno gravi e per ultimo, scusa AMD, ma un clock relativamente BASSO, direi che al momento.... sarà una cpu bacata, ma cacchio, già vola.

Matematicamente, il Phenom ha un rapporto del -10% a clock to clock. Se, dico se, tutti i bug presenti verranno eliminati e con il miglioramento dei bios e qualche miglioria in generale, il rapporto clock to clock potrebbe tornare a favore di AMD, anche di un 5-10%, allora siamo a posto!!! Perché AMD ritornerebbe alla stessa situazione di un tempo, clock inferiori a Intel ma potenzialità uguali. Almeno per la fascia medio-piccola, tanto le cpu al top costano da sempre troppo. E questo sarebbe un gran bel guadagno per tutti, che sia AMD o Intel, si caleranno le braghe per vendere!!!

[billuzzo]

Il problema che alla amd prima che sistemino o meglio iniziano a produrre lo step B 3 ci vorra un po, anche se in passato avevo letto da qualche parte che amd aveva gia in produzione lo step B3 a 45 nn lo avevano detto quelli dell'amd in qualche intervista... Speriamo anche anche quelli nn siano buggati seno siamo freski... o meglio tutti quei proci li venderanno come x3 il mal che vada.. pero sti caxxi proprio all'ufficiliazzione dei phenom se ne sono accorti.....
Cmq sia un 10% in prestazioni in piu nn e poco. Contando oltre come penso a migliorare i consumi e migliorare altro un buon 15% in piu nn lo toglie nessuno e facendo due calcoli potrebbe addirittura superare i nuovi proci intel. Cmq fatemi sognare

[capitan_crasy]

Originariamente inviato da G-UNIT91

http://www.overclock.net/amd-cpus/26...-9500-a-2.html

hanno il 9500...

Bè fra i Phenom ES B2 e il Phenom definitivo non ci sono differenze prestazionali; ciò significa che l'eventuale bug è presente nelle attuali CPU a 2.20 e 2.30Ghz.
Il problema sta nel capire come hanno disabilitato 1/2 core per quelle prove.
E' lampante che una CPU con due operazioni SSE per ciclo di clock, con execution unit da 128bit come il K10 NON PUO' andare come un classico AMD64 a parità di clock!

[esticbo]

Originariamente inviato da billuzzo

Il problema che alla amd prima che sistemino o meglio iniziano a produrre lo step B 3 ci vorra un po....

Qualke tempo fa avevo letto il tempo ke Amd ci metteva x sistemare un bug adesso nn mi ricordo se era 2 mesi a bug o 3; qualcuno se lo ricorda??

In tutti i modi anke io spero ke i B3 riescano a riprendere Intel e a superarla, visto ke per ora come dicevi tu una cpu con dei bug cosí grandi é solo ad un 10% di distanza

[Crystal1988]

Originariamente inviato da Mirr0r

Potreste spiegarmi questo dubbio: se utilizzassi una gentoo, distro linux che deve/può compilare tutto il software da sorgenti (con compilatore non intel..) con un phenom, otterrei dei vantaggi nelle prestazioni maggiori rispetto ad altri processori?
Non mi intendo di programmazione, ma mi sembra uno scenario improbabile, mi spiego meglio: se compilando da sorgenti ottengo un aumento (ipotetico, non sono questi i numeri) del 5% con un procio intel (ad es. un q6600 simile al phenom) rispetto a binari precompilati, con questo phenom ricompilando potrei ottenere qualcosa di più del 5%?

Guarda, la ricompilazione con differenti compiler può portare enormi differenze, basti pensare alla ricompilazione in GCC che fa PERDERE a intel lo scettro nei calcoli INTEGER. Cmq sembra quasi che utilizzando i migliori compilatori migliori, il vantaggio sia molto conistente nel FP e lo svantaggio consistente la metà nell'INTEGER. Questo mi fa pensare che i K10 siano mal sfruttati (per colpa cmq di AMD)

[billuzzo]

Originariamente inviato da esticbo

Qualke tempo fa avevo letto il tempo ke Amd ci metteva x sistemare un bug adesso nn mi ricordo se era 2 mesi a bug o 3; qualcuno se lo ricorda??

In tutti i modi anke io spero ke i B3 riescano a riprendere Intel e a superarla, visto ke per ora come dicevi tu una cpu con dei bug cosí grandi é solo ad un 10% di distanza

Come dici tu sul fatto che ci vorrano 2 mesi a bug forse hai ragione ma nn si possono permettere 4 mesi x sistemare due bug questo e scontato 4 mesi senza nuovi phenom di fascia medio e alta e darsi la mazzata sui piedi.. io spero vivamente che sappiano gia dove sia l'errore visto che la cpu l'hanno creata loro e che nel giro di 1 mese riescono a risolvere tutti i problemi.. il problema e solo 1, facendo di fretta x sfornare le nuove cpu nn vorrei mai che avrebbero altri problemi dopo... nn dico piu gravi ma che controllino tutto prima di metterli in produzione e poi alla commercializzazione. cmq spero che inizio 2008 o meglio gia da gennaio commercializzino il B3 anche se sono molto pessimista su questo fatto.Cmq sperare nn fa mai male a nessuno.. e poi lo dico piu che altro x avere concorrenza e prezzi ancora inferiori.

[capitan_crasy]

Facciamo un pò di ordine:

Originariamente inviato da bjt2

Ho trovato un buco nel mio tempo...


I due bachi di cui lo step B2 è affetto:


Per il primo bug. Ho riletto meglio e la cache TLB non è disabilitata, ma semplicemente le tabelle delle pagine non sono tenute in memoria cache normale. Perciò se c'è un TLB miss deve andare SEMPRE in memoria e non c'è speranza di trovare la page table in cache. Non è come pensavo prima (che era disastroso), ma comunque IMHO si perde un altro 2-3%...

Il secondo bug è sul ganged mode. Il workaround suggerito in quel PDF disabilita la scrittura parziale delle linee di cache. Se deve scrivere pochi bytes, dovrà prima leggere la linea di cache, modificare i bytes e riscrivere tutta la linea di cache. Anche questo penalizza le prestazioni. Anche di molto se il codice fa tante piccole scritture.
Per il secondo bug, è possibile un aumento del 5-10% perchè la maggior parte del codice non ottimizzato scrive piccoli pacchetti.

In aggiornamento...

[M4R1|<]

Originariamente inviato da bjt2

Ho trovato un buco nel mio tempo...

ATTENZIONE!!! POST IMPORTANTISSIMO!!!

I due bachi di cui lo step B2 è affetto:

- Il baco sul TLB. Il workaround suggerito in quel PDF DISABILITA COMPLETAMENTE TUTTA LA CACHE TLB. Questo ha conseguenze DRAMMATICHE sulle prestazioni. Poi fa settare a 0 e 1 due bit che dovrebbero essere riservati... Mah... Il processore lo hanno fatto loro e quindi sapranno dove mettere le mani

- Il baco sul ganged mode. Il workaround suggerito in quel PDF disabilita la scrittura parziale delle linee di cache. Se deve scrivere pochi bytes, dovrà prima leggere la linea di cache, modificare i bytes e riscrivere tutta la linea di cache. Anche questo penalizza le prestazioni. Anche di molto se il codice fa tante piccole scritture.

In definitiva lo step B2 è UN CATORCIO per questi due BUGS...

Aspettiamo con fiducia lo step B3...

concordo è una catoricio (e mi chiedo perchè se lo sapevano da un pezzo, nn l'hanno cestinato)

[Spitfire84]

Signori, tra 10 giorni potrei essere il primo ad avere fra le mani un'autentica Copper Tower..
Ordinata a 142,66 euro comprese spedizioni in un negozio italiano..