[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[General Blue]

Originariamente inviato da capitan_crasy

Forse perchè è un segreto industriale?

Così come il sample di Obr, ma questo non toglie che abbia pubblicato lo stesso qualcosa

Originariamente inviato da 20d6 Fireball

Fab 1 - Dresden, Germany
Maximum Full Capacity: 80,000 300mm wafers/month
Technologies: 45nm and below

Fab 2 - Singapore
Maximum Full Capacity: 50,000 200mm wafers/month
Technology: 0.6µm to 0.35µm

Fab 3/5 - Singapore
Maximum Full Capacity: 54,000 200mm wafers/month
Technology: 0.35µm to 0.18µm

Fab 3E - Singapore
Maximum Full Capacity: 34,000 200mm wafers/month
Technology: 0.18µm

Fab 6 - Singapore
Maximum Full Capacity: 45,000 200mm wafers/month
Technology: 0.18µm to 0.11µm

Fab 7 - Singapore
Maximum Full Capacity: 50,000 300mm wafers/month
Technology: 0.13µm to 40nm

Fab 8 - Saratoga County, NY
Maximum Full Capacity: 60,000 300mm wafers/month
Technology: 28nm and below

http://globalfoundries.com/manufacturing/

ovviamente intendevo quella sul processo a 32nm, la più interessante!

[dav1deser]

Originariamente inviato da scrat1702

Questo non lo saprai mai.

Originariamente inviato da 20d6 Fireball

Quello è il segreto industriale, non la capacità

Appunto! Visto che ci si chiedeva della quantità di chip funzionanti, sapere la quantità di wafer senza sapere le rese è inutile!

[capitan_crasy]

Originariamente inviato da dav1deser

Il problema non è sapere quanti wafer producono, ma sapere quanti sono i chip funzionanti!

Infatti mi riferivo proprio a quello...

[marchigiano]

a me già basterebbe sapere quanti wafer fanno di llano, bd desk e bd server

anche per capire quanto manca alla presentazione

[dany700]

Originariamente inviato da The3DProgrammer

ragazzi è stato gia' ampiamente spiegato che benche' l'FPU di BD sia a tutti gli effetti SMT (quindi utilizzabile da due thread contemporaneamente) il throughput massimo TEORICO per quanto riguarda operazioni SSE FP a 128 bit è uguale a quello di K10. Quindi comparandola con l'FPU di K10, l'FPU è UNA, non DUE (in SMT, il throughput di una FMAC è pari alla meta' di una FPU di K10). Che poi il throughput MEDIO sara' molto + elevato grazie appunto all'SMT, all'aggiunta di altre unita' MMX int che si prendono carico anche degli shuffle e dei move oltre che di vari miglioramenti in generale, è un altro discorso e fa parte proprio di un improvement dell'architettura e quindi dell'IPC. Le FPU di BD X8 sono quattro.

salvo erroracci da parte mia...(non sono molto scafato sulla questione)...ho l'impressione, che tu stia dicendo la medesima cosa, ma in maniera molto più tecnica

in parole povere...il thuban dispone di 6 FPU a 128 bit. BD8X invece dispone di 4 FPU 256 bit "perfettamente scomponibili" in 8 da 128 bit...o se vogliamo utilizzabili ANCHE in 16 operazioni a 64 bit.

lasciando da parte tutte le migliorie della nuova architettura...se il troughput è identico...il thuban dispone di una potenzialità di calcolo inferiore di oltre il 30% in situazioni full MT a 128 bit. (da aggiungere alle migliorie, peraltro di un ES)

Questo rappresenta ciò di cui ero convinto io...probabilmente mi sono perso qualcosa...nel qual caso, chiedo venia

[The3DProgrammer]

Originariamente inviato da dany700

salvo erroracci da parte mia...(non sono molto scafato sulla questione)...ho l'impressione, che tu stia dicendo la medesima cosa, ma in maniera molto più tecnica

in parole povere...il thuban dispone di 6 FPU a 128 bit. BD8X invece dispone di 4 FPU 256 bit "perfettamente scomponibili" in 8 da 128 bit...o se vogliamo utilizzabili ANCHE in 16 operazioni a 64 bit.

lasciando da parte tutte le migliorie della nuova architettura...se il troughput è identico...il thuban dispone di una potenzialità di calcolo inferiore di oltre il 30% in situazioni full MT a 128 bit. (da aggiungere alle migliorie, peraltro di un ES)

Questo rappresenta ciò di cui ero convinto io...probabilmente mi sono perso qualcosa...nel qual caso, chiedo venia

non è esattamente cosî': il tuban ha 6 FPU, in ogni FPU ci sono 3 unita' (FADD, FMUL e FSTOR). Le unita'^che eseguono operazioni FP SSE sono FADD e FMUL, che lavorano come descritto di seguito:

FADD can handle addition, subtraction, comparison, logical operations and some MMX data moving instructions.
FMUL can handle multiplication, division, logical operations and some MMX data moving mov instructions.
FSTOR can handle conversion, store and some load and data moving instructions.

FADD e FMUL possono lavorare su un'istruzione SSE 128 bit per ciclo di clock ognuna. ne consegue che (tralascio i vincoli relativi ai move e all'impossibilita' di eseguire ADD quando c'è una mul nella pipe visto che parlo di limite massimo teorico), salvo come dicevo alcuni vincoli architetturali dell'FPU di K10, si ottiene un throughput di 4 operazioni/ciclo (ripeto, ci sono vari vincoli architetturali che limitano fortemente il throughput, ma quello max teorico è questo).


Per BD, abbiamo invece 4 unita' di esecuzione, 2 FMAC, 2 IMMX. Le 4 unita' possono eseguire istruzioni per ciclo di clock secondo la seguente combinazione:

(1) any of {FMUL, FADD, FMAC, FCVT, IMAC};
(2) any of {FMUL, FADD, FMAC, Shuffle, Permute};
(3) any of {AVX, MMX, ISSE};
(4) any of {AVX, MMX, ISSE, FSTORE}.

Le 2 unita' FMAC sono quelle incaricate di eseguire i calcoli FP. Ognuna di queste, allo stesso modo delle unita' FADD e FMUL di K10, possono eseguire una sola operazione SSE 128 bit per ciclo di clock (quindi 4 op/ciclo per le 2 fmac). Ne consegue che il throughput massimo TEORICO di una sola FPU di BD è pari a quello di K10.

Dove stanno le differenze?

1) Le FMAC di BD possono lavorare indipendentemente su thread diversi (SMT) e possono eseguire indipendentemente sia ADD che MUL (le unita' di K10 sono specializzate, quindi non è possibile eseguire per esempio 2 mul contemporaneamente)

2) nel K10 l'FADD è ferma quando c'è gia' una mul nella pipe, cosa che non succede con BD (quindi in queste situazioni il throughput di BD è il doppio, proprio perchè le FMAC sono indipendenti)

3) Nel K10 le FADD e FMUL gestiscono anche le operazioni di load/store, riducendo quindi ulteriormente il throughput medio. In BD le load sono gratis o vengono gestite dalle unita' IMMX.

(probabilmente mi scordo qualcos'altro)


Quindi ricapitolando:
1) l'FPU di BD è estremamente + potente di quella di K10.
2) l'FPU di BD NON puo' essere considerata come 2 FPU K10, perchè ha lo stesso throughput massimo (su operazioni FP). Le FMAC potenziate + le unita' IMMX aggiuntive fanno si comunque che in determinate situazioni si possa avere un throughput doppio rispetto a quello di K10 (4 op/ciclo per BD, 2 op/ciclo per K10). D'altro canto, 2 FPU K10 hanno un throughput massimo che puo' raggiungere le 8 op/ciclo. A questi livelli BD puo' arrivarci solo in caso di codice ottimizzato per usare le nuove istruzioni FMAC.

[Wawacco]

Originariamente inviato da Athlon 64 3000+

poi parla di ottobre come data di lancio degli FX.

Ci avrei scommesso, poi alla fine almeno personalmente aspetto un "assestamento" dei prezzi e qualche parere degli utenti prima di comprare.

[giovanbattista]

http://www.techpowerup.com/149019/FX...Revealed-.html

[Pihippo]

Originariamente inviato da The3DProgrammer

3) Nel K10 le FADD e FMUL gestiscono anche le operazioni di load/store, riducendo quindi ulteriormente il throughput medio. In BD le load sono gratis o vengono gestite dalle unita' IMMX.

(probabilmente mi scordo qualcos'altro)

Ciao
Magari. Non sono ne gratis, ne gestite dalle unità simd int.
Vi siete mai chiesti il perchè delle latenze delle operazioni fp spropositate quando un qualsiasi operando non è nei registri?
Semplice le op di load e store sono a carico del cluster int. La fpu di bd è implementata in un modello a coprocessore, quindi per avere gli operandi non in registri si deve attraversare per forza il cluster int, ciò allunga le latenze delle operazioni.
IMHO

[Capozz]

Originariamente inviato da giovanbattista

http://www.techpowerup.com/149019/FX...Revealed-.html

Quindi è confermato che hanno tutti il moltiplicatore sbloccato, ottimo.

[The3DProgrammer]

Originariamente inviato da Pihippo

Ciao
Magari. Non sono ne gratis, ne gestite dalle unità simd int.
Vi siete mai chiesti il perchè delle latenze delle operazioni fp spropositate quando un qualsiasi operando non è nei registri?
Semplice le op di load e store sono a carico del cluster int. La fpu di bd è implementata in un modello a coprocessore, quindi per avere gli operandi non in registri si deve attraversare per forza il cluster int, ciò allunga le latenze delle operazioni.
IMHO

concordo, errore mio. Quelle che dovrebbero essere free o gestite dalle IMMX sono le move register/register (sempre se ricordo bene, dovrei andare a ricontrollare)

[dany700]

Originariamente inviato da The3DProgrammer

non è esattamente cosî': il tuban ha 6 FPU, in ogni FPU ci sono 3 unita' (FADD, FMUL e FSTOR). Le unita'^che eseguono operazioni FP SSE sono FADD e FMUL, che lavorano come descritto di seguito:

FADD can handle addition, subtraction, comparison, logical operations and some MMX data moving instructions.
FMUL can handle multiplication, division, logical operations and some MMX data moving mov instructions.
FSTOR can handle conversion, store and some load and data moving instructions.

FADD e FMUL possono lavorare su un'istruzione SSE 128 bit per ciclo di clock ognuna. ne consegue che (tralascio i vincoli relativi ai move e all'impossibilita' di eseguire ADD quando c'è una mul nella pipe visto che parlo di limite massimo teorico), salvo come dicevo alcuni vincoli architetturali dell'FPU di K10, si ottiene un throughput di 4 operazioni/ciclo (ripeto, ci sono vari vincoli architetturali che limitano fortemente il throughput, ma quello max teorico è questo).


Per BD, abbiamo invece 4 unita' di esecuzione, 2 FMAC, 2 IMMX. Le 4 unita' possono eseguire istruzioni per ciclo di clock secondo la seguente combinazione:

(1) any of {FMUL, FADD, FMAC, FCVT, IMAC};
(2) any of {FMUL, FADD, FMAC, Shuffle, Permute};
(3) any of {AVX, MMX, ISSE};
(4) any of {AVX, MMX, ISSE, FSTORE}.

Le 2 unita' FMAC sono quelle incaricate di eseguire i calcoli FP. Ognuna di queste, allo stesso modo delle unita' FADD e FMUL di K10, possono eseguire una sola operazione SSE 128 bit per ciclo di clock (quindi 4 op/ciclo per le 2 fmac). Ne consegue che il throughput massimo TEORICO di una sola FPU di BD è pari a quello di K10.

Dove stanno le differenze?

1) Le FMAC di BD possono lavorare indipendentemente su thread diversi (SMT) e possono eseguire indipendentemente sia ADD che MUL (le unita' di K10 sono specializzate, quindi non è possibile eseguire per esempio 2 mul contemporaneamente)

2) nel K10 l'FADD è ferma quando c'è gia' una mul nella pipe, cosa che non succede con BD (quindi in queste situazioni il throughput di BD è il doppio, proprio perchè le FMAC sono indipendenti)

3) Nel K10 le FADD e FMUL gestiscono anche le operazioni di load/store, riducendo quindi ulteriormente il throughput medio. In BD le load sono gratis o vengono gestite dalle unita' IMMX.

(probabilmente mi scordo qualcos'altro)


Quindi ricapitolando:
1) l'FPU di BD è estremamente + potente di quella di K10.
2) l'FPU di BD NON puo' essere considerata come 2 FPU K10, perchè ha lo stesso throughput massimo (su operazioni FP). Le FMAC potenziate + le unita' IMMX aggiuntive fanno si comunque che in determinate situazioni si possa avere un throughput doppio rispetto a quello di K10 (4 op/ciclo per BD, 2 op/ciclo per K10). D'altro canto, 2 FPU K10 hanno un throughput massimo che puo' raggiungere le 8 op/ciclo. A questi livelli BD puo' arrivarci solo in caso di codice ottimizzato per usare le nuove istruzioni FMAC.

azzzz...grazie...sei un libro aperto

comunque da novello quale sono...occorrerà aspettare i numeri "su strada". Son talmente divergenti i due approcci...che nel mio piccolo...non ritengo sia possibile premiare a priori, una scelta rispetto all'altra.

Da quello che ho capito, in base alla tua dettagliata spiegazione...è che fino ad un utilizzo di 6FPU del thuban in calcoli odierni, cioè privi di codice ottimizzato per BD...il vecchio K10 "dovrebbe" avere la meglio.

Però...per logica...(ocio sempre da ignorante scrivo)...con tutte e 4 le FPU attive di BD, quindi in casi limite, un certo vantaggio di quest'ultimo "dovrebbe" essere scontato. Sicuramente non del 30% come erroneamente ritenevo, ma comunque tangibile.

ancora grazie

[XB-J]

Ma il Turbo dichiarato ?
E' su tutti i core, sulla metà ?

FX-8150 : + 600 Mhz
FX-8120 : + 900 Mhz
FX-8100 : + 900 Mhz
FX-6100 : + 600 Mhz
FX-4100 : + 200 Mhz

E perchè il 4 core solo +200 mhz ?

[dav1deser]

E poi il 6100 che in turbo va più del 4100...o che nei 4xxx ci sia un solo turbo e sia solo su tutti i core, oppure non si spiega molto.

[scrat1702]

Originariamente inviato da XB-J

Ma il Turbo dichiarato ?
E' su tutti i core, sulla metà ?

FX-8150 : + 600 Mhz
FX-8120 : + 900 Mhz
FX-8100 : + 900 Mhz
FX-6100 : + 600 Mhz
FX-4100 : + 200 Mhz

E perchè il 4 core solo +200 mhz ?

200 Mhz di turbo sul 4100 senseless!!! Cmq se fossero queste le freq dov'e il turbo +1Ghz? Mah vediamo.

[Pihippo]

Originariamente inviato da The3DProgrammer

concordo, errore mio. Quelle che dovrebbero essere free o gestite dalle IMMX sono le move register/register (sempre se ricordo bene, dovrei andare a ricontrollare)

Ciao
Si, hai ragione, di free c'è solo le mov r-->r .

[marchigiano]

Originariamente inviato da XB-J

Ma il Turbo dichiarato ?
E' su tutti i core, sulla metà ?

FX-8150 : + 600 Mhz
FX-8120 : + 900 Mhz
FX-8100 : + 900 Mhz
FX-6100 : + 600 Mhz
FX-4100 : + 200 Mhz

E perchè il 4 core solo +200 mhz ?

mi fido di donaninhaber ma è tutto molto strano, d'altra parte anche le freq di llano sono stranette

il turbo magari non funzionerà come descritto sulle prime versioni (vedi llano) ma limitato

il 8120 in 2 tdp ma con le stesse frequenze?

turbo così limitato sul 4100? può essere, in fondo ci sono llano senza turbo

probabilmente il 8120 95w, 6120 e 4120 usciranno nel q4

comunque buono dai, almeno questa volta ci siamo davvero alla presentazione, già ho visto mobo am3+ sui 50€

l'unico dubbio che ho è che all'inizio presentino il 8120 al posto del 8150

quindi

8120 125w
8100
6100
4100

e gli altri nel q4

[General Blue]

A che ora comincia dopodomani l'evento AMD? Orari da West/Est coast?

[psychok9]

Originariamente inviato da General Blue

A che ora comincia dopodomani l'evento AMD? Orari da West/Est coast?

Interessa anche a me.
Qualcuno oltre-oceano seguirà la cosa in diretta? Sono interessatissimo.

[dany700]

Originariamente inviato da XB-J

Ma il Turbo dichiarato ?
E' su tutti i core, sulla metà ?

FX-8150 : + 600 Mhz
FX-8120 : + 900 Mhz
FX-8100 : + 900 Mhz
FX-6100 : + 600 Mhz
FX-4100 : + 200 Mhz

E perchè il 4 core solo +200 mhz ?

sarebbe un autogoal mostruoso

Non c'è una sola riga scritta con logica...BD4X poi è proprio il fondo del barile con il TDP che dovrebbe supportare...roba dell'altro mondo

Mi rifuto di pensare che dopo mesi di ritardo e step dopo step...si raggiungano questi risultati a dir poco osceni

EDIT: forse c'è stato un errore di sintassi...il boost di BD4X potrebbe essere 4,8