[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[bjt2]

Originariamente inviato da xfire.

perchè dici fine aprile e fine maggio ?
semmai lì mostra maggio e giugno, aprile è lasciato vuoto.

Volevo "rubarmi" qualche giorno...
In effetti è inizio maggio e inizio giugno...
Ma credo che vengano presentati assieme a inizio Q2...

[cionci]

bjt2: Intel ha HKMG e strained silicon sui 32 nm. Non mi sembra proprio bulk. Addrittura da alcune parti si trova scritto Low-K dielectrics.

[Athlon 64 3000+]

Originariamente inviato da bjt2

Partiamo da lontano: fino ad ora era meglio un numero di core inferiori e clock maggiori per applicazioni poco multithread, perchè sia INTEL che AMD non riuscivano ad avere clock alti con molti core.

Perchè?

AMD ha sembre dormito sugli allori del processo SOI, che consente bassissimi leackage e fino ai K10.5 in monocore i cores dormienti non vengono spenti, ma portati a 800MHz, consumando comunque corrente. Anche nei Thuban. Capirete che un X6 o un X4 o un X2 cambia, a questo punto... Anche se i cores disabilitati... Ecco perchè sono stati fatti gli Athlon X2 fisicamente a due cores. Il leackage del processo SOI AMD è basso, ma non nullo.

INTEL invece ha un alto leackage e sin dai merom ha impiegato tecniche avanzate di spegnimento dei cores. Ma il suo processo BULK gate last ha già un alto leackage e i PFET usati per spegnere i core non sono molto efficienti: sono dei rubinetti che perdono. Certo... Sempre meglio di niente... Ma comunque per colpa di un leackage una CPU INTEL X8 non potrà mai arrivare in turbo alla frequenza di un X4 su uno stesso carico con esattamente 4 thread... Questo perchè i 4 cores dormienti consumano comunque una certa potenza di leackage...

Quindi chi per un motivo, chi per un altro, un ipotetico X8 delle due case non poteva arrivare al clock di un ipotetico X4 su un carico con pochi thread anche con il più raffinato meccanismo di turbo, dato un certo TDP... Questo per i motivi sopra spiegati...

Ma AMD ha un asso nella manica... Quale?
Presto detto: abbiamo detto che il processo SOI AMD ha già un basso leackage. L'HKMG e l'ultra low-k consentono di usare un Vcore più basso. Questo diminuisce ulteriormente il leackage. Passare al 32nm diminuisce le capacità parassite e aumenta il guadagno dei transistors: meno Vcore-> meno leackage. L'architettura BD ha un FO4 più basso. A parità di frequenza si può usare un Vcore più basso... Vcore minore->minore leackage.
Finalmente AMD nell'architettura BD (e anche in Llano, se è per questo), implementa tecnologie di risparmio energetico che riducono del 32% la potenza statica (sostanzialmente il leackage) e del 16% quella dinamica, a parità di clock. Quindi ancora ulteriore riduzione del leackage. Ma non basta. AMD ha implementato sia in BD che in Llano, lo spegnimento dei cores. Non più cores che vanno a 800MHz. Ma vero spegnimento, con un anello di transistors. Il processo AMD è di tipo gate first e consente di usare gli NFET per spegnere i cores. GLi NFET sono più efficienti dei PFET (usati da INTEL). Sono dei rubinetti che perdono di meno. Il già basso leackage viene ridotto di un fattore superiore a 10 (!!!). Praticamente un core o un modulo spento consumano una piccolissima frazione di potenza.

Questo che vuol dire?

Llano e Bulldozer avranno le seguenti caratteristiche (grazie anche al turbocore2.0): un BD X8 può potenzialmente andare alla stessa (o solo leggermente inferiore) frequenza media di un X4 su carichi con 4 o meno thread, avendo addirittura prestazioni leggermente superiori date dalla maggiore cache L3 e dalle maggiori risorse di calcolo a disposizione per i threads.

Finalmente un X8 può essere competitivo o addirittura leggermente superiore a un X4 (o un X2) a carichi con basso numero di threads (a parità di TDP). Posto che il turbocore2.0 sia efficace come quello INTEL...

Finalmente comprare un X8 a 95W sarà meglio del comprare un X4 a 95W in TUTTE le situazioni!

Questo lo può fare SOLO AMD grazie al suo processo SOI gate first. INTEL non lo potrà MAI fare...

Ottima spiegazione.
In questi ultimi tempi mi sono chiesto se poteva valerne la pena di provare a prendere addirittura un BD 8x invece del 4x per poi tenermelo molto tempo.
L'unica fattore che mi frena per il suo acquisto è il prezzo visto che si parla di minimo 300 euro.

[cionci]

Originariamente inviato da cionci

bjt2: Intel ha HKMG e strained silicon sui 32 nm. Non mi sembra proprio bulk. Addrittura da alcune parti si trova scritto Low-K dielectrics.

Confermo che Intel usa già dai 45 nm i low-k dielectrics: http://download.intel.com/technology...terconnect.pdf

Quindi il 32 nm di Intel usa: HKMG gate-last, strained silicon e low-k
Mentre il 32 nm di GF usa: HKMG gate-first, SOI e (ultra) low-k

[bjt2]

Originariamente inviato da cionci

bjt2: Intel ha HKMG e strained silicon sui 32 nm. Non mi sembra proprio bulk. Addrittura da alcune parti si trova scritto Low-K dielectrics.

Ma è il SOI che riduce il leackage e le capacità parassite...
E capacità parassite ridotte significa meno potenza dinamica e meno Vcore per la stessa frequenza e architettura... E quindi ancora meno leackage. Lo strained silicon lo dovrebbe avere anche AMD... Era la novità ai tempi degli athlon FX in cui solo alcune parti erano fatte con lo strained silicon per salire ulteriormente di clock... Io sono convinto che il Vcore di BD sarà più basso di quello INTEL, anche considerando il FO4... Che sommato al processo SOI significa leackage ancora più basso...

Ricapitolando: il 32nm AMD e INTEL dovrebbero avere entrambi HKMG, Ultra low-k e strained silicon. Ma AMD avrà anche il SOI e il gate first che consente l'uso degli NFET per lo spegnimento e a latere una leggera superiorità nella densità di transistors...

[cionci]

Vero, anche il 32nm GF ha strained silicon.
Chiaro che sia il SOI a ridurre le capacità parassite, ma non dimentichiamoci che anche senza SOI si riesce a ridurre il leakage, sia grazie allo strained silicono (che permette di ridurre la tensione di alimentazione) che ad Ultra low-k. Certo il PD-SOI aiuta molto di più.
Infatti sembra che i 22 nm Intel introducano il SOI, anzi il FD-SOI.

[bjt2]

Originariamente inviato da cionci

Confermo che Intel usa già dai 45 nm i low-k dielectrics: http://download.intel.com/technology...terconnect.pdf

Quindi il 32 nm di Intel usa: HKMG gate-last, strained silicon e low-k
Mentre il 32 nm di GF usa: HKMG gate-first, SOI e (ultra) low-k

Il low-k lo usa anche AMD/GF nei 45nm, almeno per il thuban.
A quanto vedo INTEL usa un dielettrico che abbassa del 20% la costante dielettrica. Ossia da 3 a 2.4 (non è specificato, ma il SiO2 ha quella epsilon, dunque la epsilon del materiale alternativo deve essere 2.4). AMD/GF abbassa anch'essa la epsilon del 20% ma con il trucco delle bolle d'aria. Questo lo chiama Ultra low-k. E ci sarà nel 32nm. Come vediamo è comparabile a quello INTEL. Il Low-k che c'è nel 45nm nel Thuban, probabilmente è lo stesso concetto ma con meno aria, per non compromettere troppo la resistenza meccanica e dover ridisegnare tutta la CPU... Quindi si può ipotizzare che il guadagno sia di un 10% (epsilon 2.7) che è in linea con i guadagni di TDP e clock dei thuban rispetto ai deneb...

[bjt2]

Originariamente inviato da cionci

Vero, anche il 32nm GF ha strained silicon.
Chiaro che sia il SOI a ridurre le capacità parassite, ma non dimentichiamoci che anche senza SOI si riesce a ridurre il leakage, sia grazie allo strained silicono (che permette di ridurre la tensione di alimentazione) che ad Ultra low-k. Certo il PD-SOI aiuta molto di più.
Infatti sembra che i 22 nm Intel introducano il SOI, anzi il FD-SOI.

Non conosco la differenza tra i due SOI sinceramente...
In ogni caso AMD dovrebbe avere un Vcore più basso per il BD sia per il SOI che per il FO4 inferiore. Quindi SOI+Vcore inferiore fanno leackage MOLTO inferiore, supponendo il resto del processo comparabile. Avendo poi il gate first e quindi gli NFET, il leackage dei cores spenti credo che si possa dire sia NETTAMENTE inferiore. Di quanto non si sa, ma si può ipotizzare almeno un fattore 2X, 3X...
Se poi la griglia di clock depopolata, introdotta in Llano e probabilmente anche in BD, che consente un -36% di potenza statica e -16% di potenza dinamica ce l'ha solo AMD... Beh... Un altro punto a favore...

[von Clausewitz]

Originariamente inviato da cionci

Confermo che Intel usa già dai 45 nm i low-k dielectrics: http://download.intel.com/technology...terconnect.pdf

Quindi il 32 nm di Intel usa: HKMG gate-last, strained silicon e low-k
Mentre il 32 nm di GF usa: HKMG gate-first, SOI e (ultra) low-k

http://www.intel.com/technology/itj/...ss/2-intro.htm

[von Clausewitz]

Originariamente inviato da cionci

Infatti sembra che i 22 nm Intel introducano il SOI, anzi il FD-SOI.

proprietario?

[capitan_crasy]

Originariamente inviato da xfire.

perchè dici fine aprile e fine maggio ?
semmai lì mostra maggio e giugno, aprile è lasciato vuoto.

No, fine aprile e non e detto che si tratti della produzione...

[dany700]

Originariamente inviato da bjt2

Non conosco la differenza tra i due SOI sinceramente...
In ogni caso AMD dovrebbe avere un Vcore più basso per il BD sia per il SOI che per il FO4 inferiore. Quindi SOI+Vcore inferiore fanno leackage MOLTO inferiore, supponendo il resto del processo comparabile. Avendo poi il gate first e quindi gli NFET, il leackage dei cores spenti credo che si possa dire sia NETTAMENTE inferiore. Di quanto non si sa, ma si può ipotizzare almeno un fattore 2X, 3X...
Se poi la griglia di clock depopolata, introdotta in Llano e probabilmente anche in BD, che consente un -36% di potenza statica e -16% di potenza dinamica ce l'ha solo AMD... Beh... Un altro punto a favore...

di punti a favore rispetto a SB ce ne sono...perfino da buttare via

Per un motivo o per l'altro...BD6X sarà la scelta più equilibrata per ogni ambito.

e non solo verso gli altri componenti della famiglia, ma in particolare verso tutta l'offerta intel lga2011 a 32nm compresa.

A marzo assisteremo sicuramente a tutte le conferme opportune di BD...e probabilmente anche su lga2011 (al più tardi a giugno).

mancano meno di due mesi

[marchigiano]

Originariamente inviato da cionci

Prima di tutto rientra perfettamente nelle nostre supposizioni, visto che l'aumento dell'IPC in cinebench sarebbe circa del 18%. E' ottimo cinebench per calcolare l'IPC visto che scala linearmente in frequenza e con il numero dei core. Ovviamente supponendo la frequenza di 3.8 Ghz, se fosse minore l'aumento di IPC sarebbe superiore, se fosse maggiore l'aumento di IPC sarebbe inferiore.

mettiamo caso che la frequenza stimata sia stata 3.8ghz in cinebench l'ipc è aumentato rispetto a thuban del 22% ma in 3dmark cala del 4%...

Originariamente inviato da paolo.oliva2

Non mi sono messo a fare 1000 calcoli, ma ad occhio a me sembra che BD guadagni percentualmente di più in ST che in MT (contando i 2 core in più), basandoci sul fatto dell'incremento sui giochi.
Ora... ci potrebbero essere 2 motivi ma anche non separati.

- il primo è che il turbo2 possa spingere BD a frequenze MOLTO alte.
- il secondo è che il modulo lavorando con un solo TH aumenti l'IPC in maniera considerevole

terzo motivo: non hanno testato il procio sui veri giochi ma sul 3dmark06 che ha un benchmark che scala bene con i processori ma che poi nei giochi reali non serve a niente... comunque se hai tempo provalo

[Gigamez]

Originariamente inviato da bjt2

Partiamo da lontano: fino ad ora era meglio un numero di core inferiori e clock maggiori per applicazioni poco multithread, perchè sia INTEL che AMD non riuscivano ad avere clock alti con molti core.

Perchè?

AMD ha sembre dormito sugli allori del processo SOI, che consente bassissimi leackage e fino ai K10.5 in monocore i cores dormienti non vengono spenti, ma portati a 800MHz, consumando comunque corrente. Anche nei Thuban. Capirete che un X6 o un X4 o un X2 cambia, a questo punto... Anche se i cores sono disabilitati... Ecco perchè sono stati fatti gli Athlon X2 fisicamente...

Cut..

sono sempre interessantissime le tue spiegazioni!

[gi0v3]

finalmente review dell'hp dm1z con zacate e-350

http://www.engadget.com/2011/01/17/h...fusion-review/

5 ore di autonomia con un video 720p in loop, luminosità al 65% e wifi attivo, oltre 6 ore e mezza per l'uso daily... wow che gira a 28 fps...

the dm1z felt much faster than any Atom netbook and closer to a ULV laptop like the ThinkPad Edge 11.

la versione con 4 gb di ram sarò mia appena arriva in italia

[pasqualaccio]

Originariamente inviato da gi0v3

finalmente review dell'hp dm1z con zacate e-350

http://www.engadget.com/2011/01/17/h...fusion-review/

5 ore di autonomia con un video 720p in loop, luminosità al 65% e wifi attivo, oltre 6 ore e mezza per l'uso daily... wow che gira a 28 fps...



la versione con 4 gb di ram sarò mia appena arriva in italia

ottimo, anche mio
grazie per il link

[xfire.]

Originariamente inviato da capitan_crasy

No, fine aprile e non e detto che si tratti della produzione...

quindi non è possibile che i grafici siano fatti in modo approssimativo ?
addirittura si va a contare i pixel ? se è vero che la data è ancora incerta dubito che il conteggio dei pixel sia preciso, più probabile sia stato fatto in modo puramente approssimativo, che sia stata più corta di 1 mm o più lunga non credo abbia fatto differenza, tuttavia quelle slide risalgonoa ottobre, ben 4 mesi fa.

[paolo.oliva2]

Originariamente inviato da bjt2

Partiamo da lontano: fino ad ora era meglio un numero di core inferiori e clock maggiori per applicazioni poco multithread, perchè sia INTEL che AMD non riuscivano ad avere clock alti con molti core.

Perchè?

AMD ha sembre dormito sugli allori del processo SOI, che consente bassissimi leackage e fino ai K10.5 in monocore i cores dormienti non vengono spenti, ma portati a 800MHz, consumando comunque corrente. Anche nei Thuban. Capirete che un X6 o un X4 o un X2 cambia, a questo punto... Anche se i cores sono disabilitati... Ecco perchè sono stati fatti gli Athlon X2 fisicamente a due cores. Il leackage del processo SOI AMD è basso, ma non nullo.

INTEL invece ha un alto leackage e sin dai merom ha impiegato tecniche avanzate di spegnimento dei cores. Ma il suo processo BULK gate last ha già un alto leackage e i PFET usati per spegnere i core non sono molto efficienti: sono dei rubinetti che perdono. Certo... Sempre meglio di niente... Ma comunque per colpa di un alto leackage, una CPU INTEL X8 non potrà mai arrivare in turbo alla frequenza di un X4 su uno stesso carico con esattamente 4 thread... Questo perchè i 4 cores dormienti consumano comunque una certa potenza di leackage...

Quindi chi per un motivo, chi per un altro, un ipotetico X8 delle due case non poteva arrivare al clock di un ipotetico X4 su un carico con pochi thread anche con il più raffinato meccanismo di turbo, dato un certo TDP... Questo per i motivi sopra spiegati...

Ma AMD ha un asso nella manica... Quale?
Presto detto: abbiamo detto che il processo SOI AMD ha già un basso leackage. L'HKMG e l'ultra low-k consentono di usare un Vcore più basso. Questo diminuisce ulteriormente il leackage. Passare al 32nm diminuisce le capacità parassite e aumenta il guadagno dei transistors: meno Vcore-> meno leackage. L'architettura BD ha un FO4 più basso. A parità di frequenza si può usare un Vcore più basso... Vcore minore->minore leackage.
Finalmente AMD nell'architettura BD (e anche in Llano, se è per questo), implementa tecnologie di risparmio energetico che riducono del 32% la potenza statica (sostanzialmente il leackage) e del 16% quella dinamica, a parità di clock. Quindi ancora ulteriore riduzione del leackage. Ma non basta. AMD ha implementato sia in BD che in Llano, lo spegnimento dei cores. Non più cores che vanno a 800MHz. Ma vero spegnimento, con un anello di transistors. Il processo AMD è di tipo gate first e consente di usare gli NFET per spegnere i cores. Gli NFET sono più efficienti dei PFET (usati da INTEL). Sono dei rubinetti che perdono di meno. Il già basso leackage viene ridotto di un fattore superiore a 10 (!!!). Praticamente un core o un modulo spento consumano una piccolissima frazione di potenza.

Questo che vuol dire?

Llano e Bulldozer avranno le seguenti caratteristiche (grazie anche al turbocore2.0): un BD X8 può potenzialmente andare alla stessa (o solo leggermente inferiore) frequenza media di un X4 su carichi con 4 o meno thread, avendo addirittura prestazioni leggermente superiori date dalla maggiore cache L3 e dalle maggiori risorse di calcolo a disposizione per i threads.

Finalmente un X8 può essere competitivo o addirittura leggermente superiore a un X4 (o un X2) a carichi con basso numero di threads (a parità di TDP). Posto che il turbocore2.0 sia efficace come quello INTEL...

Finalmente comprare un X8 a 95W sarà meglio del comprare un X4 a 95W in TUTTE le situazioni!

Questo lo può fare SOLO AMD grazie al suo processo SOI gate first. INTEL non lo potrà MAI fare...

Ma infatti la mia previsione che un BD X8 a 125W possa avere clock addirittura più alti di un BD X4 95W con tutti i core sotto carico, la cosa risulterebbe ancor più evidente nel funzionamento come X6, in quanto avrebbe 35W TDP di margine in più, ed idem come X4.

Confrontando questo con SB, la cosa sarebbe perfettamente contraria, cioé già di partenza un SB X6 e X8 non potranno avere mai le stesse frequenze di un SB X4 130W perché appunto avrebbero lo stesso TDP max, ed inoltre, aumentando i core e quindi i transistror, la corrente persa (leackage), è superiore diminuendo il max TDP effettivo (chiaramente già l'aumento dei core genera un TDP superiore).

A questo punto, non ci vuole molta fantasia per capire che un conto sarà quello di confrontare un BD X4 ad un SB X4 (ipotizzando ottimisticamente frequenze di SB di poco inferiori), ma ciò sarà praticamente impossibile nei confronti di un SB X6 vs BD X6 ed ancor più verso un BD X8 con 30W TDP ulteriori di margine (con o senza LGA 2011).

Edit.
Poi, riflettendoci, le mobo AM3+ garantendo il supporto ai proci precedenti, di fatto per forza dovrebbe assicurare il supporto ai 140W TDP max, perché vi sono proci AM3 con 140W.

Ora, per lo stesso ragionamento sopra, cioè 95W per X4, X6 e X8, con i 125W per il top degli X8, se AMD non avesse la certezza che un BD a 95W raggiunga frequenze/potenze idonee per confrontarsi sul mercato, potrebbe fare la medesima cosa ma variando i 95W TDP max a 125W, e cambiando i 125W max del top BD X8 a 140W. Il risultato sarebbe perfettamente simile, anche se un BD X8 a 140W a questo punto avrebbe meno margine di frequenze superiori su un BD X4, ma comunque sempre superiori.

[bjt2]

Con tutti i core sotto carico non credo che bastino 35W per 4 cores in più... Accontentiamoci di frequenza media comparabile a parità di TDP e Threads (<=4)...

[paolo.oliva2]

Originariamente inviato da xfire.

quindi non è possibile che i grafici siano fatti in modo approssimativo ?
addirittura si va a contare i pixel ? se è vero che la data è ancora incerta dubito che il conteggio dei pixel sia preciso, più probabile sia stato fatto in modo puramente approssimativo, che sia stata più corta di 1 mm o più lunga non credo abbia fatto differenza, tuttavia quelle slide risalgonoa ottobre, ben 4 mesi fa.

Io penso che AMD abbia postato quelle date con un margine di sicurezza.
Dubito pure io chiaramente che a ottobre 2010 AMD poteva avere la certezza su uno scarto di 24h al massimo
Ma appunto per questo, comunque di avere la certezza di rispettare i tempi appunto nel Q2, cioè in un lasso di tempo di 90 giorni.

Comunque io sono dell'idea che un ES BD di dicembre sarà perfettamente simile nell'architettura e nelle features ad un BD prodotto in volumi, ma penso diverso sia in clock massimi che forse in alcune features (esempio Turbo2) che potrebbero rivelarsi più "spinte".