[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[capitan_crasy]

Originariamente inviato da paolo.oliva2

Sinceramente non credo che se AMD tirerà fuori un procio con IPC superiore all'equivalente Intel imposterà dei prezzi bassi...
Anzi... speriamo che Intel abbia qualcosa di equivalente ed anche superiore, perché unicamente in questo modo si avrebbe una reale competizione di prezzi tra produttori.
Poi, onestamente, Intel ha sempre chiesto di più in proporzione, anche quando offriva un prodotto inferiore (il PIV era inferiore all'AMD, ma comunque Intel ha sempre chiesto di più), quindi... non vedo problemi... cioé se il Buldozer costerà 500€ come X8, non c'è alternativa perché sicuramente Intel per pari prestazioni chiederà di più.

Poi continuo a non capire il perché misuriamo il Buldozer sul metro dell'IPC del K10... comparando il numero dei core tipo X4 Buldozer = X4 Phenom II e X6 Buldozer = Thuban X6.
Possiamo paragonare un Phenom I X4 sul 65nm ad un Phenom II X4 sul 45nm?
Cacchio... il Phenom I non aveva la L3, a parità di architettura aveva un IPC inferiore e addirittura l'OC pure a liquido bisognava essere in inverno ed un mazzo tanto per equivalere al clock stock di un Phenom II C3.
[CUT].

[Berseker]

se nn erro il phenom aveva cache L3 unificata

[calabar]

Certo che l'aveva, ma in quantità minore ai phenom II, appena 2MB.
La cache L3 è stata una delle innovazioni del phenom, fin dalla sua prima incarnazione.

[Snake156]

in ambito deszktop, bulldozer a che livello si posizionerà rispetto agli attuali x6?

[capitan_crasy]

Originariamente inviato da Snake156

in ambito deszktop, bulldozer a che livello si posizionerà rispetto agli attuali x6?

Le CPU Bulldozer sostituiranno l'intera linea dei Phenom2 (Dual/Triple/Quad/Six core), mentre Llano sostituiranno la linea degli Athlon2...

[Berseker]

Originariamente inviato da calabar

Certo che l'aveva, ma in quantità minore ai phenom II, appena 2MB.
La cache L3 è stata una delle innovazioni del phenom, fin dalla sua prima incarnazione.

mi riferivo a quanto detto da Paolo

[affiu]

scusate vorrei fare una domanda,propriamente senza senso:

capisco che dare i nomi ad architetture o core è una formalità,ma perchè hanno scelto proprio il nome BULLDOZER per i core?solo perchè piu figo?oppure è indifferente rispetto alla miriadi di nomi che possono esistere?

io penso e spero che LA COMPONENTE virtuale di cui sarà dotato bulldozer ,nasconde qualcosa,.....poi chi se ne frega con il songolo core,basta che

distrugge tutto quello che si trova davanti!

cmq nel contesto futuro( o verso llano o verso bulldozer,o su bulldozer ibrid(2)) sia dovuto alla cpu che alla gpu(soprattutto quest'ultima) i miei occhi vedranno:

return of magic pentium! con la componente grafica amd non ci sarà nulla da fare,secondo me,......come la possano girare e rigirare ,nisch!

[Pihippo]

Salve a tutti
ragazzi leggendo i vostri precedenti commenti mi sa che non è chiara la situazione sulla architettura di buldozzer, ora ovviamente non ne sono esperto di queste cose e non prendete quello che dico come vero perchè al 90% è sbagliato.
Dunque un core bulldozer è composto da una parte di integers, di cui non si conosce la configurazione, vedendo le slide di amd vedo 4 pipeline Int, se cosi fosse un solo core di bd avrebbe in teoria il 33% di potenza in int del k10, che ne ha solo 3 e solo un multiplier tra l'altro. Discorso diverso se quelle 4 pipeline non fossero 4 alu+agu (oppure alu generiche che fungono anche ad agu) ma 2 alu+agu, ma qui potrebbe scapparci la sorpresa di due multiplier quindi potrebbe essere più veloce di un k10.
Altra cosa la Fpu è più potente di quella del k10 almeno vedendo le slide di dresdenboy, poichè ognuna è dual ported verso la cache, quindi si avrebbero per mezza unità fp 2 issue di istruzioni a 64bit per clock od 1 a 128bit, l'intera fpu è in grado di fare dunque 4 a 64bit 2 a 128bit ed 1 a 256bit.
Inoltre se notate bene il c2q ha 4 alu, il 33% in più di un k10, i c2q vanno il 33% in più di un k10? Io direi che in ambienti neutri il k10 potrebbe essere pure superiore grazie al mem controller ed alla unità fpu decisamente più cicciottella.. Ciò sta a significare che evidentemente è difficile dar da mangiare a 4 alu istruzioni indipendenti per farle lavorare tutte e 4 in modo parallelo, e se è possibile, il nehalem per fare ciò esegue 2 thread su core, ciò vuol dire che nella stragrande maggioranza di codice, l'ILP più facile da estrerre è di 2 istruzioni indipendenti.
Ora potrebbero essere benissimo tutte cacchiate ma mi pare un discorso sensato.

[greeneye]

Per quel poco che vale, condivido le tue idee:

Originariamente inviato da Pihippo

Altra cosa la Fpu è più potente di quella del k10 almeno vedendo le slide di dresdenboy, poichè ognuna è dual ported verso la cache, quindi si avrebbero per mezza unità fp 2 issue di istruzioni a 64bit per clock od 1 a 128bit, l'intera fpu è in grado di fare dunque 4 a 64bit 2 a 128bit ed 1 a 256bit.

Quello che dici (a parte il fatto delle 2 istruzioni a 64 bit che non è stato detto chiaramente da nessuno, mi pare) è confermato anche da un post di jf-amd su semiaccurate

Originariamente inviato da JF-AMD

2 things:

1. Bulldozer will have 16 cores and 16 threads. Each can have its own dedicated FPU or they can be joined into 8 256-bit FPUs in AVX.. Sandybridge will be 8 cores and 16 threads with 8 256-bit FPUs as I have seen it explained. So, technically, each will have 8 256-bit FPUs. The big difference is that if you are running an FPU-heavy code, on Intel you will have 8 256-bit FPUs, on AMD you would have 16 128-bit FPUs. So, theoretically if you can maximize 256-bit executions, they would be the same. If, however, you are not 100% optimized, you will most likely get better performance with AMD. As I understand it, there are 2 threads on SB, but only one executes at any cycle. You don't get 2 on the same cycle. If you do, then those 2 threads would share a single 256-bit fpu. I can't see where SB has an advantage since they are the same.

2. Nobody can really say what performance is until the 2 are released. I am not aware that I have ever said that we will be faster than SB, nor should anyone say SB is faster than BD. We'll need both out to see the actual results.

[Pihippo]

Originariamente inviato da greeneye

Per quel poco che vale, condivido le tue idee:



Quello che dici (a parte il fatto delle 2 istruzioni a 64 bit che non è stato detto chiaramente da nessuno, mi pare) è confermato anche da un post di jf-amd su semiaccurate

Ciao
Dunque il fatto delle 2 istruzioni a 64bit penso che sia dovuto al fatto che essendo il datapath a 256bit dell'unità Fp completa ed essendoci 2 collegamenti con la cache si potrebbero inoltrare agli issue slot della mezza fpu 2 istruzioni con ampiezza a 64bit visto che non ci sarebbero limitazioni nell'esecuzione.

[greeneye]

Originariamente inviato da Pihippo

Ciao
Dunque il fatto delle 2 istruzioni a 64bit penso che sia dovuto al fatto che essendo il datapath a 256bit dell'unità Fp completa ed essendoci 2 collegamenti con la cache si potrebbero inoltrare agli issue slot della mezza fpu 2 istruzioni con ampiezza a 64bit visto che non ci sarebbero limitazioni nell'esecuzione.

Ok, ma questo non vuol dire che poi riesca a impacchettare le due istruzioni e eseguirle contemporaneamente (lo vedrei come una condizione necessaria ma non sufficiente): poi magari la fpu ci riesce.

[Pihippo]

Originariamente inviato da greeneye

Ok, ma questo non vuol dire che poi riesca a impacchettare le due istruzioni e eseguirle contemporaneamente (lo vedrei come una condizione necessaria ma non sufficiente): poi magari la fpu ci riesce.

Ciao
Questo probabilmente è vero, però è possibile che ci riesca, ovvero le condizioni ci sono, si potrebbe pensare che ne inizi una ogni nuovo clock della pipeline, ad es 1 una e poi l'altra anche se la prima non è stata completata e poi vengono scritte entrambi nel buffer di scrittura.. Chi lo sa

[B|4KWH|T3]

Originariamente inviato da greeneye

Per quel poco che vale, condivido le tue idee:



Quello che dici (a parte il fatto delle 2 istruzioni a 64 bit che non è stato detto chiaramente da nessuno, mi pare) è confermato anche da un post di jf-amd su semiaccurate

Quindi questo conferma che l'unità FP è si condivisa da due core, ma può lavorare su due thread.


Sull'occupazione di silicio: quello del solo 5% dei transistor in più per raddoppiare il core era un errore. AMD ha corretto e si parla di un 50%.

[calabar]

Originariamente inviato da B|4KWH|T3

Sull'occupazione di silicio: quello del solo 5% dei transistor in più per raddoppiare il core era un errore. AMD ha corretto e si parla di un 50%.

Che io ricordi non si è mai parlato di 5%, che era invece la percentuale di silicio in più per l'smt intel.
AMD ha parlato di 10% di area in più nel chip, che corrispondeva ad un (mi pare) 17% dell'area "core" della cpu.

Dove hai sentito parlare del 50%?
La notizia mi giunge decisamente nuova, e sinceramente visto quanto dichiarato in precedenza, un po' inverosimile.

[paolo.oliva2]

OPS... figura di m... Si, il Phenom I in effetti l'aveva la L3... 2MB.
Però... dai... le prendeva già dal Q6600, puoi capire da un Penryn a 45nm...

[JDM70]

Questo articolo spiega bene il concetto perchè il Futuro Sarà Fusion

http://www.businessmagazine.it/news/...are_33058.html

Speriamo che il Software si adegui alla svelta e non faccia come i 64Bit

[paolo.oliva2]

@Capitano.

in questo articolo (probabilmente già postato), praticamente ho letto che AMD di fatto con Buldozer per server seguirà 2 filoni distinti, cioé a 4-6 core con compatibilità socket F, e 12-16 core per compatibilità socket C32/G34.

...E' vero che l'architettura di base dei processori Opteron 6100 e Opteron 4100, a livello di singolo core, è molto simile a quella delle soluzioni Opteron di precedente generazione per piattaforme socket F, ma nel complesso le innovazioni introdotte da AMD sono numerose e mirano ad ottenere una più elevata efficienza complessiva. Per un approccio architetturale radicalmente differente dovremo attendere il debutto, nel 2011, delle cpu Bulldozer, forti della compatibilità con le due tipologie di socket in commercio...

Cioè... praticamente il socket F è compatibile con Buldozer sino a 6 core e nella configurazione singolo die nel package.
Quindi... se un Buldozer è compatibile con il socket F, a tutti gli effetti è compatibile con il socket AM3, perché il Phenom II 940 si montava sul socket AM2+ ed era un Opteron socket F, visto poi che le DDR3 sono subentrate anche in ambito server.

Un socket diverso, ammesso se ci sarà in ambito desktop, lo si avrà nel caso AMD decida di integrare 2 die nel singolo package, per avere 8 core (4+4), 12 core (6+6) e come max se AMD ritiene opportuno, 16 core (8+8).

Il problema dei proci con notevole quantità di core idonei al mercato server trovano problemi in ambito desktop perché qui conta anche la frequenza del singolo core. In parte questo handicap è stato risolto con la tecnologia turbo.
Con il Buldozer però il TDP è più basso vuoi per il Vcore selettivo core per core (mi sembra già disponibile in Llano) e vuoi per il 32nm HKMG.
Quindi... nel caso il silicio fosse particolarmente parco nel TDP, ci potremmo ritrovare un bel numero di core, con un mutuo per mobo e ram.

[paolo.oliva2]

Per il discorso IPC Buldozer...

Vorrei sottolineare questo:

Partiamo da questo concetto: chi costruisce proci, al modello successivo ha 2 priorità:
in primis fornire un pacchetto (IPC * clock) nell'insieme con potenza superiore.
In secondo luogo, costi inferiori di produzione, rappresentati da dimensioni inferiori die con quantitativo proci a wafer superiore.

Allora... il Buldozer nasce con lo scopo di fornire una potenza maggiore rispetto al Phenom II.

Ora... se il Buldozer per desktop fosse l'esatta copia di quello per socket F per ambito server, vorrebbe dire che l'offerta partirebbe dall'X4 e come max sarebbe un X6.
Ora... dove sarebbe la potenza in più se l'IPC fosse il medesimo? Impensabile che AMD si basasse unicamente sul 32nm HKMG per aumentare il clock.
E che senso avrebbe un Buldozer X4 meno potente del Thuban X6? Per togliere dal commercio i Phenom II X4?
Ma la stessa cosa sarebbe ancora più evidente in ambito server.
Sappiamo tutti che ad un IPC alto corrisponde un TDP maggiore, perché i transistor cambiando stato da 0 a 1 e viceversa lo fanno per un passaggio di corrente, indi calore e conseguente aumento TDP.
Mi suona molto strano che da un Magny-C 12 core realizzato con il 45nm, il passaggio al 32nm HKMG consenta solamente 4 core in più nella versione max... soprattutto valutando che lo step è D1 che è unicamente una ottimizzazione degli Opteron Esacore da 140W a 2,8GHz portati a 2,4GHz e downvoltati...
Quindi se il TDP è alto da creare un limite al num max dei core ed il clock non può essere alto perché si uscirebbe dalla linea di ottimizzazione potenza/consumo, l'unica cosa che può far salire il TDP è l'IPC, quindi l'IPC Buldozer non può essere uguale o di poco superiore a quello di un Magny-C.

[Athlon 64 3000+]

Originariamente inviato da paolo.oliva2

@Capitano.

in questo articolo (probabilmente già postato), praticamente ho letto che AMD di fatto con Buldozer per server seguirà 2 filoni distinti, cioé a 4-6 core con compatibilità socket F, e 12-16 core per compatibilità socket C32/G34.

...E' vero che l'architettura di base dei processori Opteron 6100 e Opteron 4100, a livello di singolo core, è molto simile a quella delle soluzioni Opteron di precedente generazione per piattaforme socket F, ma nel complesso le innovazioni introdotte da AMD sono numerose e mirano ad ottenere una più elevata efficienza complessiva. Per un approccio architetturale radicalmente differente dovremo attendere il debutto, nel 2011, delle cpu Bulldozer, forti della compatibilità con le due tipologie di socket in commercio...

Cioè... praticamente il socket F è compatibile con Buldozer sino a 6 core e nella configurazione singolo die nel package.
Quindi... se un Buldozer è compatibile con il socket F, a tutti gli effetti è compatibile con il socket AM3, perché il Phenom II 940 si montava sul socket AM2+ ed era un Opteron socket F, visto poi che le DDR3 sono subentrate anche in ambito server.

Un socket diverso, ammesso se ci sarà in ambito desktop, lo si avrà nel caso AMD decida di integrare 2 die nel singolo package, per avere 8 core (4+4), 12 core (6+6) e come max se AMD ritiene opportuno, 16 core (8+8).

Il problema dei proci con notevole quantità di core idonei al mercato server trovano problemi in ambito desktop perché qui conta anche la frequenza del singolo core. In parte questo handicap è stato risolto con la tecnologia turbo.
Con il Buldozer però il TDP è più basso vuoi per il Vcore selettivo core per core (mi sembra già disponibile in Llano) e vuoi per il 32nm HKMG.
Quindi... nel caso il silicio fosse particolarmente parco nel TDP, ci potremmo ritrovare un bel numero di core, con un mutuo per mobo e ram.

Mi sa che con i socket per server stai facendo confusione.
Il socket F ha si il supporto per l'Istanbul a 6 core,ma è limitato alle ddr2 e non supporterà Buldozer.
Il Socket C32 e G34 sono nuovi socket completamente incompatibili con l'Istanbul e supportano solo le cpu Opteron con controller per le ddr3 e suppoteranno Buldozer.
Il core Buldozer sarà nella versione a 8 core di tipo nativo e quindi nella versione a 16 core saranno 2 cpu da 8 core affiancati e che cominicano tramite Hyper Transport.

[capitan_crasy]

Originariamente inviato da paolo.oliva2

@Capitano.

in questo articolo (probabilmente già postato), praticamente ho letto che AMD di fatto con Buldozer per server seguirà 2 filoni distinti, cioé a 4-6 core con compatibilità socket F, e 12-16 core per compatibilità socket C32/G34.

...E' vero che l'architettura di base dei processori Opteron 6100 e Opteron 4100, a livello di singolo core, è molto simile a quella delle soluzioni Opteron di precedente generazione per piattaforme socket F, ma nel complesso le innovazioni introdotte da AMD sono numerose e mirano ad ottenere una più elevata efficienza complessiva. Per un approccio architetturale radicalmente differente dovremo attendere il debutto, nel 2011, delle cpu Bulldozer, forti della compatibilità con le due tipologie di socket in commercio...

Cioè... praticamente il socket F è compatibile con Buldozer sino a 6 core e nella configurazione singolo die nel package.
Quindi... se un Buldozer è compatibile con il socket F, a tutti gli effetti è compatibile con il socket AM3, perché il Phenom II 940 si montava sul socket AM2+ ed era un Opteron socket F, visto poi che le DDR3 sono subentrate anche in ambito server.

No paolo, il socket F o 1207 non sarà compatibile con le CPU Bulldozer.
I socket compatibili sono il G34 soluzione usata per i core Magny Cours e il socket C32, usati per le CPU core Lisbon; le memorie supportate da Bulldozer sono solo le DDR3.
Inoltre non ci saranno CPU Quad core con architettura Bulldozer nel campo Server, le versioni previste sono 6/8 core per il socket C32 e 12/16 core per il socket G34...

Un socket diverso, ammesso se ci sarà in ambito desktop, lo si avrà nel caso AMD decida di integrare 2 die nel singolo package, per avere 8 core (4+4), 12 core (6+6) e come max se AMD ritiene opportuno, 16 core (8+8).

Octa core Bulldozer per il mercato Desktop (come quello server) sarà nativo e non su due core su un unico package...

Il problema dei proci con notevole quantità di core idonei al mercato server trovano problemi in ambito desktop perché qui conta anche la frequenza del singolo core. In parte questo handicap è stato risolto con la tecnologia turbo.
Con il Buldozer però il TDP è più basso vuoi per il Vcore selettivo core per core (mi sembra già disponibile in Llano) e vuoi per il 32nm HKMG.
Quindi... nel caso il silicio fosse particolarmente parco nel TDP, ci potremmo ritrovare un bel numero di core, con un mutuo per mobo e ram.

Credo che difficilmente AMD metta sul mercato desktop una soluzione dual socket per CPU Bulldozer derivante dal mercato server...