[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[Alekz]

Fusion ok, è l'integrazione di cpu e gpu in un unico blocco di silicio, allo scopo di unire i pregi dei due tipi di elaborazione di cui sono capaci ( o almeno così ho capito io )
Non ho capito se la gpu in questione sarà "visibile" dal sistema operativo per quello che è, e quindi utlilizzabile anche come scheda video, o se il blocco costituito da fusion sarà considerato unicamente una cpu, nella quale il blocco gpu è mascherato e ha una funzione esclusivamente ausiliaria alla cpu.

Nel caso in cui sia considerato come una gpu vera e propria, l'ausilio che sarà in grado di fornire alla cpu sarà subordinato al linguaggio Stream?

[capitan_crasy]

Originariamente inviato da Alekz

Fusion ok, è l'integrazione di cpu e gpu in un unico blocco di silicio, allo scopo di unire i pregi dei due tipi di elaborazione di cui sono capaci ( o almeno così ho capito io )
Non ho capito se la gpu in questione sarà "visibile" dal sistema operativo per quello che è, e quindi utlilizzabile anche come scheda video, o se il blocco costituito da fusion sarà considerato unicamente una cpu, nella quale il blocco gpu è mascherato e ha una funzione esclusivamente ausiliaria alla cpu.

Nel caso in cui sia considerato come una gpu vera e propria, l'ausilio che sarà in grado di fornire alla cpu sarà subordinato al linguaggio Stream?

La GPU di Llano sarà vista come un classica "scheda video"...
Stream di AMD oltre ad essere ottimizzato per le GPU è anche ottimizzato per le CPU...
In pratica con Fusion e programmi ottimizzati per il calcolo GPGPU hai tutto quello che ti serve in un solo componente (non ha caso AMD ha già annunciato CPU Opteron di prossima generazione con GPU integrata)

[genesi86]

Originariamente inviato da bjt2

480 SP di classe 1 teraflop (secondo una slide AMD)... Siccome una SP può fare 2 operazioni per ciclo, la frequenza delle SP dovrebbe essere di 1 GHz... Se fosse così sarebbero 0.96 Tera flops... Quindi superiore alla scheda serie 5000 con 400 SP... Dovrebbe essere vicina alle prestazione di una scheda serie 5000 con 640 SP a 750 MHz, se esiste (non conosco tutti i modelli)...

Bhè sono grandi numeri, però ho il timore che i prezzi non saranno poi bassissimi, almeno in relazione a quanto potrei spendere adesso per un mini pc con grafica integrata sulla motherboard.

[genesi86]

Originariamente inviato da capitan_crasy

La GPU di Llano sarà vista come un classica "scheda video"...
Stream di AMD oltre ad essere ottimizzato per le GPU è anche ottimizzato per le CPU...
In pratica con Fusion e programmi ottimizzati per il calcolo GPGPU hai tutto quello che ti serve in un solo componente (non ha caso AMD ha già annunciato CPU Opteron di prossima generazione con GPU integrata)

Ma la GPU andrà ad aiutare la CPU anche per le normali operazioni che adesso gravano solo sui processori?

L'integrazione CPU-GPU non potrebbe cannibalizzare il mercato delle schede video dello stesso produttore? almeno quelle di fascia bassa, che comunque, pur avendo margini di profitto ridotti, fanno grossi numeri.

[ippo.g]

Originariamente inviato da bjt2

480 SP di classe 1 teraflop (secondo una slide AMD)... Siccome una SP può fare 2 operazioni per ciclo, la frequenza delle SP dovrebbe essere di 1 GHz... Se fosse così sarebbero 0.96 Tera flops... Quindi superiore alla scheda serie 5000 con 400 SP... Dovrebbe essere vicina alle prestazione di una scheda serie 5000 con 640 SP a 750 MHz, se esiste (non conosco tutti i modelli)...

poco meno di una 5750
e su quale tipo di ram si appoggerà?

[<<hacker>>]

Forse ot ma 3.8 GHZ RS-DU per il mio 965 x4 senza tocare niente di particolare da bios è buono?
comq. per ora non mi convincono gli x4 in termini di prestazioni sia chiaro,aspettero delle migliorie in termini di tdp step qualche istruzione in + e maggiore cache l3.

[Alekz]

Originariamente inviato da capitan_crasy

La GPU di Llano sarà vista come un classica "scheda video"...
Stream di AMD oltre ad essere ottimizzato per le GPU è anche ottimizzato per le CPU...
In pratica con Fusion e programmi ottimizzati per il calcolo GPGPU hai tutto quello che ti serve in un solo componente (non ha caso AMD ha già annunciato CPU Opteron di prossima generazione con GPU integrata)

ok grazie

[capitan_crasy]

Originariamente inviato da genesi86

Bhè sono grandi numeri, però ho il timore che i prezzi non saranno poi bassissimi, almeno in relazione a quanto potrei spendere adesso per un mini pc con grafica integrata sulla motherboard.

Secondo me è più economico produrre una APU nella stessa FAB che una CPU e una GPU distinte di pari potenza in due FAB separate...
Oggi comunque è troppo presto per fare una previsione sul costo considerando che Llano sarà sul mercato desktop e Mobile...

Originariamente inviato da genesi86

Ma la GPU andrà ad aiutare la CPU anche per le normali operazioni che adesso gravano solo sui processori?

Per poter sfruttare una GPU in quel modo bisogna avere programmi adatti e AMD sa che l'OpenCL riveste un importante punto di riferimento...

L'integrazione CPU-GPU non potrebbe cannibalizzare il mercato delle schede video dello stesso produttore? almeno quelle di fascia bassa, che comunque, pur avendo margini di profitto ridotti, fanno grossi numeri.

Llano non è una scheda video ne una CPU, è una soluzione nuova che va a sostituire un altra con CPU e GPU separate.
Il mercato delle GPU resterà "separato" da quello delle APU, almeno per un pò di anni ancora...

Originariamente inviato da ippo.g

poco meno di una 5750
e su quale tipo di ram si appoggerà?

La GPU utilizzerà il controller DDR3 della CPU con una frequenza massima da 1600Mhz...

Originariamente inviato da <<hacker>>

Forse ot ma 3.8 GHZ RS-DU per il mio 965 x4 senza tocare niente di particolare da bios è buono?
comq. per ora non mi convincono gli x4 in termini di prestazioni sia chiaro,aspettero delle migliorie in termini di tdp step qualche istruzione in + e maggiore cache l3.

Forse?
Sei assolutamente OT!

[<<hacker>>]

Originariamente inviato da capitan_crasy

Forse?
Sei assolutamente OT!

x6 intendevo

[jrambo92]

Originariamente inviato da <<hacker>>

x6 intendevo

Non cambia niente, il thread adatto è questo:
http://www.hwupgrade.it/forum/showthread.php?t=1900372

[<<hacker>>]

Originariamente inviato da jrambo92

Non cambia niente, il thread adatto è questo:
http://www.hwupgrade.it/forum/showthread.php?t=1900372

ok grazie

[capitan_crasy]

Nuove informazioni sull'architettura Bulldozer del sito chw.net:
La nuova architettura AMD utilizzerebbe la tecnica denominata macro-op fusion.
Introdotta da Intel per le CPU con architettura Core (utilizzata tutt'ora per le CPU nehalem) questa tecnologia permette di fondere due diverse istruzioni tipiche delle CPU x86 in una singola istruzioni per ciclo di clock.
Per quanto riguarda il (famigerato) Reverse Hyperthreading ciòè la tecnica di utilizzare due core per eseguire programmi in single Thread non verrà introdotta nella versione in uscita nel 2011; ciò non toglie che AMD possa utilizzarla nelle future evoluzioni dell'architettura Bulldozer...

Clicca qui...

[Ren]

Per quanto riguarda il (famigerato) Reverse Hyperthreading ciòè la tecnica di utilizzare due core per eseguire programmi in single Thread non verrà introdotta nella versione in uscita nel 2011; ciò non toglie che AMD possa utilizzarla nelle future evoluzioni dell'architettura Bulldozer...

Questa tecnologia mi è sempre puzzata di bufala...
Il parallelismo è estratto dalla logica out od order della cpu che più di tanto non può fare, infatti le performance diminuisco con l'aumentare delle alu.

Nuove informazioni sull'architettura Bulldozer del sito chw.net:
La nuova architettura AMD utilizzerebbe la tecnica denominata macro-op fusion.
Introdotta da Intel per le CPU con architettura Core (utilizzata tutt'ora per le CPU nehalem) questa tecnologia permette di fondere due diverse istruzioni tipiche delle CPU x86 in una singola

Se non ricordo male, una cosa "simile" già veniva fatta in uno degli stadi pick/pack del K8.

[dark.halo]

Originariamente inviato da capitan_crasy

Nuove informazioni sull'architettura Bulldozer del sito chw.net:
La nuova architettura AMD utilizzerebbe la tecnica denominata macro-op fusion.
Introdotta da Intel per le CPU con architettura Core (utilizzata tutt'ora per le CPU nehalem) questa tecnologia permette di fondere due diverse istruzioni tipiche delle CPU x86 in una singola istruzioni per ciclo di clock.
Per quanto riguarda il (famigerato) Reverse Hyperthreading ciòè la tecnica di utilizzare due core per eseguire programmi in single Thread non verrà introdotta nella versione in uscita nel 2011; ciò non toglie che AMD possa utilizzarla nelle future evoluzioni dell'architettura Bulldozer...

Clicca qui...

Ma allora non riesco a capire il perchè di sforzarsi tanto a fare una cpu con design a cluster, come funziona il CMT è perché stando ad AMD avrà un efficenza dell'80% contro un 30% scarso dell'approccio SMT ???
Gogglando non trovo nulla a riguardo salvo solo all'ormai spiaggiato proggetto Rock di SUN
Spero proprio che al computex svelino qualcosa in più

[ippo.g]

Originariamente inviato da capitan_crasy

La GPU utilizzerà il controller DDR3 della CPU con una frequenza massima da 1600Mhz...


[/b]

bus? 64 o 128?

[Ren]

Ma allora non riesco a capire il perchè di sforzarsi tanto a fare una cpu con design a cluster, come funziona il CMT è perché stando ad AMD avrà un efficenza dell'80% contro un 30% scarso dell'approccio SMT ???
Gogglando non trovo nulla a riguardo salvo solo all'ormai spiaggiato proggetto Rock di SUN

Perchè le prestazioni in relazione al consumo/area occupata, sono in teoria migliori.

[capitan_crasy]

Originariamente inviato da ippo.g

bus? 64 o 128?

Il controller sarà in Dual channel (128Bit)...

Originariamente inviato da Ren

Perchè le prestazioni in relazione al consumo/area occupata, sono in teoria migliori.

Se non sbaglio il Reverse HTT si era ipotizzato per eseguire le istruzioni AVX a 256bit...

[Ren]

Non capisco cosa centri il reverseHT(un modo per estrarre più parallelismo dal codice, in hardware) con l'eseguire in due passare delle istruzioni 256bit.
Per farti un esempio, molte implementazioni delle sse prevedevano alu 64bit con registri ed istruzioni 128bit da risolvere in due passate.

[Pihippo]

Originariamente inviato da Ren

Non capisco cosa centri il reverseHT(un modo per estrarre più parallelismo dal codice, in hardware) con l'eseguire in due passare delle istruzioni 256bit.
Per farti un esempio, molte implementazioni delle sse prevedevano alu 64bit con registri ed istruzioni 128bit da risolvere in due passate.

Ciao
Infatti secondola mia modesta opinone non centra nulla. Magari c'è confusione che le unita fp di un modulo di bd sono due shared con 2 cluster di int, che non si sa se sono 4x4, ovvero 4 alu+4agu o 2x2 ovvero 2alu+2agu, con datapath a 128bit, quindi è probabile che in caso di AVX a 256bit una esegua i lower 128bit dell'istruzione l'altra la parte superiore, ma sempre in una passata comunque.
Comunque un pò di info http://citavia.blog.de/2010/04/22/pr...lated-8429143/
I commenti sono molto interessanti.

[capitan_crasy]

Originariamente inviato da Ren

Non capisco cosa centri il reverseHT(un modo per estrarre più parallelismo dal codice, in hardware) con l'eseguire in due passare delle istruzioni 256bit.
Per farti un esempio, molte implementazioni delle sse prevedevano alu 64bit con registri ed istruzioni 128bit da risolvere in due passate.

Originariamente inviato da Pihippo

Ciao
Infatti secondola mia modesta opinone non centra nulla. Magari c'è confusione che le unita fp di un modulo di bd sono due shared con 2 cluster di int, che non si sa se sono 4x4, ovvero 4 alu+4agu o 2x2 ovvero 2alu+2agu, con datapath a 128bit, quindi è probabile che in caso di AVX a 256bit una esegua i lower 128bit dell'istruzione l'altra la parte superiore, ma sempre in una passata comunque.
Comunque un pò di info http://citavia.blog.de/2010/04/22/pr...lated-8429143/
I commenti sono molto interessanti.

E' chiaro che ho frainteso alcune letture sul Reverse HTT e AVX...
Chiedo scusa per la mia ignoranza...