Al via i primi test a 45 nanometri

[pavel86]

Originariamente inviato da leoneazzurro

Dipende da molti fattori, come le dimensioni dei die e dei wafer, ecc.

Credo che più piccoli siano i die, minore sia lo spreco (non penso ci voglia un genio, no ). tuttavia, magari alcuni accoppiamenti tra le dimensioni del die ed il diametro del wafer sono sfurtunati (magari non è possibile aggiungere un'altra "riga"), esistono tuttavia programmi appositi per gestire questi problemi

[pavel86]

Originariamente inviato da permaloso

A parità di area la circonferenza è il"poligono"(chiamiamolo così anche se nn è corretto) con il perimetro minore,statisticamente le cpu"migliori"(che reggono frequenze superiori)sono quelle lontane dal perimetro ecco perchè si è scelto di non modificare quella forma...da un wafer tondo ottengo statisticamente più cpu"buone" che da uno quadrato

Devo ammettere che hai espresso il concetto in modo molto più comprensibile...

[leoneazzurro]

Originariamente inviato da pavel86

credo proprio sia per questo... in presenza di spigoli il processo di monocristallizzazione del silicio sarebbe molto più complicato se non impossibile oltre certe sezioni, e visto che si producono wafer il più grandi possibili (- costi)...

cmq, non ho ben capito il senso del discorso di n.c.l.m.i.t. riguardo agli scarti prodotti dal taglio... matematicamente semmai è vero il contrario (un rettangolo/quadrato può essere tagliato in quadrati senza scarti, un cerchio evidentemente no...). Semmai, per il meccanismo di cristalliazzazione di cui sopra, bisognerebbe scartare le parti più vicene agli spigoli, e a questo punto... (perchè se non sbaglio il silicio assiale è il migliore, quindi quello più cloccabile.... il contrario per quello più esterno...)

Un rettangolo/quadrato può essere tagliato senza scarti, solo se la dimensione del chip è un sottomultiplo esatto della dimensione del wafer di partenza. Posto che comunque un pò di "bordo in più" per poter lavorare con tranquillità, gli scarti esisterebbero sempre anche con wafer di forma quadrata. E appunto, accrescere con buona qualità il silicio in forma non cilindrica è evidentemente di nessuna utilità. Il discorso esterno peggiore /interno migliore non è dovuto tanto all'accescimento del silicio, bensì ai processi di lavorazione successivi.

[leoneazzurro]

Originariamente inviato da pavel86

Credo che più piccoli siano i die, minore sia lo spreco (non penso ci voglia un genio, no ). tuttavia, magari alcuni accoppiamenti tra le dimensioni del die ed il diametro del wafer sono sfurtunati (magari non è possibile aggiungere un'altra "riga"), esistono tuttavia programmi appositi per gestire questi problemi

Oggi si tende a lavorare su wafer sempre più grandi e a mantenere le dimensioni del die il più piccole possibile appunto per la resa.

[leoneazzurro]

Originariamente inviato da permaloso

A parità di area la circonferenza è il"poligono"(chiamiamolo così anche se nn è corretto) con il perimetro minore,statisticamente le cpu"migliori"(che reggono frequenze superiori)sono quelle lontane dal perimetro ecco perchè si è scelto di non modificare quella forma...da un wafer tondo ottengo statisticamente più cpu"buone" che da uno quadrato

Ni, un wafer tondo è anche più facilmente lavorabile per quanto riguarda i processi di diffusione (tutti i bordi sono ad eguale distanza dal centro). Ma è il processo di accrescimento la ragione primaria.

[pavel86]

Originariamente inviato da leoneazzurro

Un rettangolo/quadrato può essere tagliato senza scarti, solo se la dimensione del chip è un sottomultiplo esatto della dimensione del wafer di partenza

Sono d'accordo

Originariamente inviato da leoneazzurro

Il discorso esterno peggiore /interno migliore non è dovuto tanto all'accescimento del silicio, bensì ai processi di lavorazione successivi.

Avevo letto proprio su hwupgrade (e trovo sia una cosa plausibile) di come il cristallo sia più "puro" all'interno, ma non chimicamente, in senso strutturale (minori difetti). Inoltre, la causa sarebbe la stessa che causerebbe maggiori difetti nelle parti più lontane dal seme.

[leoneazzurro]

Originariamente inviato da pavel86

Avevo letto proprio su hwupgrade (e trovo sia una cosa plausibile) di come il cristallo sia più "puro" all'interno, ma non chimicamente, in senso strutturale (minori difetti). Inoltre, la causa sarebbe la stessa che causerebbe maggiori difetti nelle parti più lontane dal seme.

Il fatto è che la maggior parte dei difetti non viene introdotta nella fase di accrescimento, ma in quelle successive

[Serpico78]

Con questo riassumo quello che mi hanno provocato gli ultimi interventi sull'argomento wafer su questo 3d. A quello che ho visto solo Leoneazzurro conosce quello di cui sta parlando.
Vediamo di fare un pochino di chiarezza :
1) Le "carote" di silicio monocristallino da cui si ricavano i wafer non si possono fare in altra maniera a causa di limiti tecnologici, ci sono problemi legati alla crescita del cristallo che non verrebbe monocristallino, all'uniformità del drogaggio, all'uniformità di raffreddamento del "carotone" per evitare tensioni superficiali e dislocazioni etc.... (non approfondisco perché dovrei praticamente ricopiare un capitolo di processi tecnologici sul silicio)
Cmq il metodo per crescere i carotoni si chiama "metodo czochralski" per chi sia interessato a approfondire basta una ricerchina su Google e materiale se ne trova tanto e interessante.

2) Non li tagliano i carotoni in forma quadrata o rettangolare perchè sarebbe inutile e dannoso in quanto il processo di taglio crea dei difetti nel silicio e poi comunque gli scarti laterali vengono tagliati (e riciclati) quando sono finiti tutti i processi.
Comunque faccio notare che i wafer non sono perfettamente circolari ma hanno un lato con un pezzo dritto, questo per permettere di conoscere le orientazioni cristallografiche del particolare wafer.

3)Il discorso della superficie tra circolare e quadrato è dato dal fatto che un wafer circolare di diametro x ha una superficie utile maggiore di un quadrato di diagonale x. Questo riferito a un ipotetico wafer di forma quadrata o poligonale, che non esiste per quanto illustrato sopra.

Ultima nota, non tutto il wafer è occupato da chip (o die) in quanto se ci fate caso ci sono delle righe senza chip con delle strane strutture, i test pattern che servono per fare delle misurazioni sulla riuscita o meno del singolo processo, e alla fine per capire se si è riusciti a fare un wafer "buono" (con abbastanza chip funzionanti) o si sono solo sprecati soldi.
Solo quando un processo è sufficentemente affinato si usa tutta la superficie utile in chip.

[Serpico78]

Notare la tacca per le direzioni cristallogarafiche sulla parte in basso del wafer e le righe con i test pattern.

[leoneazzurro]

Originariamente inviato da Serpico78

Ultima nota, non tutto il wafer è occupato da chip (o die) in quanto se ci fate caso ci sono delle righe senza chip con delle strane strutture, i test pattern che servono per fare delle misurazioni sulla riuscita o meno del singolo processo, e alla fine per capire se si è riusciti a fare un wafer "buono" (con abbastanza chip funzionanti) o si sono solo sprecati soldi.

Nella produzione di chip per componenti elettronici industriali di elevata potenza quelle strutture vengono utilizzate anche per il "wafer mapping", ossia dopo il test per l'identificazione dei chip difettosi sul wafer, allo scopo di "saltarli" durante le fasi di packaging

[Serpico78]

Originariamente inviato da leoneazzurro

Nella produzione di chip per componenti elettronici industriali di elevata potenza quelle strutture vengono utilizzate anche per il "wafer mapping", ossia dopo il test per l'identificazione dei chip difettosi sul wafer, allo scopo di "saltarli" durante le fasi di packaging

Ho cercato di sintetizzare le informazioni notevoli, altrimenti per parlare di tutto dovrei ricopiarci dentro un paio di libri .

[millobillo]

secondo il mio parere di esperto i wafer migliori sono quelli della loaker al cioccolato con produzione a 250 gr in confezione rettangolare :-)

[Jashugan]

Beh, oramai è chiaro perché venga utilizzato il wafer rotondo... capitolo 2 di microelettronica!! E si spiega anche perché un chip riesce a raggiungere magari i 2 GHz e un altro no: più si va nel centro del wafer, più il silicio è puro, e quindi ci sono meno impurità, meno centri trappola, ecc...