Quasi pronte le specifiche PCI Express 4.0, mentre quelle 5.0 si affacciano all'orizzonte

[Redazione di Hardware Upg]

Link alla notizia: http://pro.hwupgrade.it/news/scienza...nte_69232.html

PCI-SIG è pronta a finalizzare le specifiche PCI Express 4.0, che guideranno le caratteristiche tecniche dei componenti di prossima generazione con un raddoppio della bandwidth massima

Click sul link per visualizzare la notizia.

[Rubberick]

Non mi trovo con quella tabella per quanto riguarda il x 1 e x 16..

4 x 16 fa 64 non 128 come nell'ultima riga e allo stesso modo su..

[aqua84]

Originariamente inviato da Rubberick

Non mi trovo con quella tabella per quanto riguarda il x 1 e x 16..

4 x 16 fa 64 non 128 come nell'ultima riga e allo stesso modo su..

ma il pci 4.0 è la penultima riga

[Benjamin Reilly]

la trasmissione del bus sarà ottica o in rame?

[Emin001]

Originariamente inviato da aqua84

ma il pci 4.0 è la penultima riga

Non c'entra nulla, l'ultima colonna ha valori doppi rispetto al dovuto( moltiplicare per 16 il valore di una singola linea).

[tuttodigitale]

Originariamente inviato da Emin001

Non c'entra nulla, l'ultima colonna ha valori doppi rispetto al dovuto( moltiplicare per 16 il valore di una singola linea).

giustissimo

[konamikcej]

Originariamente inviato da Emin001

Non c'entra nulla, l'ultima colonna ha valori doppi rispetto al dovuto( moltiplicare per 16 il valore di una singola linea).

La penultima colonna indica la banda per linea per via (lettura o scrittura).

250MB/s * 16 lanes * 2 ways (Lettura e Scrittura) = 8GB\s (PCIe 1.x)

[AleLinuxBSD]

Sarebbe pure ora che esca Pci Express 4.0.

[aqua84]

Originariamente inviato da konamikcej

La penultima colonna indica la banda per linea per via (lettura o scrittura).

250MB/s * 16 lanes * 2 ways (Lettura e Scrittura) = 8GB\s (PCIe 1.x)

ma infatti secondo me Emin001 nn ha ben capito la tabella, e meno ancora "tuttodigitale" che gli da ragione

[Emin001]

Tanto per chiarire:

1) Ti ho solo fatto notare che il dubbio di Rubberick non era legato al PCIe 4.0. Se io non ho capito nulla tu non hai nemmeno lontanamente afferrato quanto scritto da Rubberick.

2) Quella tabella gira da anni con la dicitura per esteso "Bandwidth per lane direction"(es. http://www.anandtech.com/show/2412/2) e non abbreviato BW/LANE/WAY quindi stai tranquillo che ho ben capito(vale anche per konamikcej) ma non sono affatto d'accordo. I valori dell'ultima colonna vanno dimezzati per coerenza con i valori scritti in precedenza o quanto meno va scritto che si tratta di un valore globale e non sono il solo a pensarla in questo modo visto che non è difficile trovare tabelle e/o scritti con i valori non aggregati:
http://www.ibmsystemsmag.com/getatta...-ddceb52d43f5/ https://image.slidesharecdn.com/pcie...?cb=1408809368 http://hexus.net/tech/news/mainboard...ower-delivery/ http://www.hardwaresecrets.com/every...pci-express/3/.