[Thread Ufficiale] Aspettando ZEN

[paolo.oliva2]

Poi posto lo screen, perchè non ci crederete... ma con 1,4V con l'8370 passo OCCT a... 5,015GHz.. Buon vecchio 32nm SOI.
C'è un trucco... il Vcore è esatto, la frequenza pure, ma 1 core attivato.

Fa tale ed uguale all'8350, soltanto con 0,1V in meno... e allora il leakage c'è.

[Mister D]

Originariamente inviato da paolo.oliva2

Onestamente trovo tutto a rigor di logica, anche perchè

- architettura fortemente rivista con "disegno completamente nuovo del core" basata su IPC alto (e qua si sono sbilanciati su un numero);

Direi che la riga sopra esclude quella sotto,

- adozione del SMT per aumentare il thruoghput;

Inoltre non avrebbe senso confrontare un core XV con un core Zen con SMT... al limite sarebbe stato logico il confronto tra il modulo XV (2 TH) ed il core Zen con SMT (2TH).
cut...

Ciao Paolo,
innanzitutto come va laggiù? Sai com'è, mi pare più importante essere al sicuro che parlare della futura cpu amd. Chiaramente do per scontato che se trovi il tempo per postare vada tutto bene ma una domanda, anche ot mi pare più che giusta.

Detto questo quelle due righe non vanno mica in contraddizione non perché lo dice amd nella slide ma perché la riprova sono tutte le architettura core ix a partire dal nehalem.
Ma nessuno si è chiesto dopo conroe perché intel ha re-introdotto il SMT? Solo per avere un numero più elevato di th da vendere nel marketing? Perché non era in grado di mettere più core fisici?
No semplicemente perché il SMT è uno strumento di recupero di energia (efficienza) come, passatemi il termine automobilistico lo sono le parti ibride dei nuovi motori endotermici-elettrici. Intel ha pensato che migliorando ancora l'architettura conroe, la prima ad alto ipc alto FO4 bassa frequenza, si sarebbe trovata nella condizione di avere una cpu che passava il tempo a girarsi i pollici per colpa del software scritto non sempre nelle condizioni ideali di miglior sfruttamento della pipeline e ha deciso di risolvere con il jolly SMT che concede ad ogni core appunto la capacità di elaborare più thread, nella fattispecie 2.
Ovviamente usando invece del primo HT il migliore SMT questo aumenta anche il throughput (cosa che per essere aumentato devi o alzare le frequenze o aumentare i core fisici) in MT. Se l'IPC è la misura di quante istruzioni per ciclo di clock può elaborare una qualsiasi unità elaborativa, il throughput è l'IPC*numero di core (o di th nel caso di architetture SMT) o come l'ha definito giustamente bjt2, una sorta di IPC totale di una cpu. Ecco perché non vanno in contraddizione quelle due frasi. Si può progettare una cpu ad alto ipc e ad alto throughput come lo sono tutte le cpu con core complessi e tanti core o con SMT a più vie.
Ovvio che se con cpu senza SMT per avere il throughput basta moltiplicare il numero di core fisici per il IPC del singolo core (e non basta perché ti sarai accorto negli anni che non tutti i software scalano linearmente all'aumentare dei core) con arch con SMT l'IPC del singolo core sovrastima sempre l'IPC del secondo (e terzo e quarto) thread elaborabile dal singolo core arrivando ad essere al limite quasi uguale all'IPC per il primo thread. Esempio numerico:
CPU smt 2 vie
IPC th1 100 IPC th2 50 (di media perché dipende come dicevo nell'altro post dalla natura del software). E infatti un i7 ad esempio non va il doppio di un i5 a parità di frequenza nonostante possa elaborare il doppio dei thread.

Per questo penso che quando amd ha scritto core ZEN +40% IPC vs core XV intenda IPC singolo core singolo thread mentre se avesse voluto riferirsi al throughput avrebbe sicuramente fatto riferimento al confronto modulo XV (2th) vs core ZEN SMT (2th). Solo che quest'ultimo caso lo trovo di difficile possibilità visto che far previsioni su qualcosa di non conosciuto è impossibile per tutti. Perché la media dell'aumento sul secondo th per core dato dall'adozione del SMT lo puoi sapere sui software usati nelle simulazioni ma non sui software che non sono stati ancora scritti. Chiaro cosa voglio dire?

[tuttodigitale]

Originariamente inviato da bjt2

Attenzione: io mi riferisco all'IPC di una singola unità (CPU core) e con un solo thread...

è chiaro a cosa Ti riferisci, mentre non lo è quello di AMD.

Originariamente inviato da paolo.oliva2

Inoltre non avrebbe senso confrontare un core XV con un core Zen con SMT... al limite sarebbe stato logico il confronto tra il modulo XV (2 TH) ed il core Zen con SMT (2TH).

e perchè mai?
AMD passa da soluzioni octa core BD, ad 8 core ZEN, ergo quello che interessa è il miglioramento core to core. Avrebbe avuto anche un numero ancora più grande da pubblicizzare....
E la butto li se 1 modulo XV fosse più prestante di un core +SMT?
AMD da BD si è guardata bene di pubblicizzare l'ipc...

Avrebbe avuto senso le prestazioni di un modulo XV (2TH) e 2 core ZEN (4 thread), che poi core to core, sarebbe un'approssimazione del 6-8%

Originariamente inviato da Mister D

Ovviamente usando invece del primo HT il migliore SMT questo aumenta anche il throughput (cosa che per essere aumentato devi o alzare le frequenze o aumentare i core fisici) in MT. Se l'IPC è la misura di quante istruzioni per ciclo di clock può elaborare una qualsiasi unità elaborativa, il throughput è l'IPC*numero di core (o di th nel caso di architetture SMT) o come l'ha definito giustamente bjt2, una sorta di IPC totale di una cpu.

C'è un colossale equivoco:
il throughput dipende anche dall'ipc e dalla potenza espressiva delle singole istruzione.
L'ipc per core, è l'ipc complessivo del singolo core, compreso SMT.

quello studio diceva che è proficuo aumentare l'ipc a scapito del ilp , mediante l'uso del SMT.
Secondo il tuo ragionamento (errato) ipc dipende solo dal ilp (istruzion sequenziali eseguite in parallelo) . E non è certo vero: la frase sopra avrebbe una contraddizione.. aumentare l'ipc per core diminuendo l'ipc nel ST, è possibile

[paolo.oliva2]

Originariamente inviato da tuttodigitale

è chiaro a cosa Ti riferisci, mentre non lo è quello di AMD.



e perchè mai?
AMD passa da soluzioni octa core BD, ad 8 core ZEN, ergo quello che interessa è il miglioramento core to core. Avrebbe avuto anche un numero ancora più grande da pubblicizzare....
E la butto li se 1 modulo XV fosse più prestante di un core +SMT?
AMD da BD si è guardata bene di pubblicizzare l'ipc...

Avrebbe avuto senso le prestazioni di un modulo XV (2TH) e 2 core ZEN (4 thread), che poi core to core, sarebbe un'approssimazione del 6-8%


C'è un colossale equivoco:
il throughput dipende anche dall'ipc e dalla potenza espressiva delle singole istruzione.
L'ipc per core, è l'ipc complessivo del singolo core, compreso SMT.

quello studio diceva che è proficuo aumentare l'ipc a scapito del ilp , mediante l'uso del SMT.
Secondo il tuo ragionamento (errato) ipc dipende solo dal ilp (istruzion sequenziali eseguite in parallelo) . E non è certo vero: la frase sopra avrebbe una contraddizione.. aumentare l'ipc per core diminuendo l'ipc nel ST, è possibile

Si, però... ti faccio un esempio chiaro.
Qualunque produttore quando pubblicizza l'incremento di IPC sul precedente o l'IPC del proprio procio, o prende i risultati migliori, o al limite riporta "media", che poi è da partigiani perchè la rosa di applicazioni la decide "lui".
L'SMT rende da un minmo di ZERO ad un massimo di 50... ok?
Come può AMD inglobare l'incremento di IPC con l'SMT e fornire un risultato che poi risulterebbe inferiore al singolo SMT?
Inoltre... prendi un modulo XV, ha un IPC X.
Avere la cache 0 incrementa l'IPC, di quanto? Non ne ho idea.
Prendi la L2/L3 e gli abbassi le latenze... anche questo aumenterebbe l'IPC.
Rendi la L2 e L3 inclusive, come Zen, idem come sopra, aumenta l'IPC.
Solo queste 3 cose io penso possano aumentare l'IPC di un 10%, valutando che il Phenom II solamente occando l'NB (ovvero il clock della L3/MC) aumentava l'IPC di un certo valore.
La complessità di un core Zen è enorme rispetto a quello di XV, visto che il modulo XV con 2 core risulterebbe avere più o meno la stessa grandezza di 1 core Zen.
Ora, se ben ricordo, il guadagno dell'SMT sta nel fatto che la percentuale di incremento transistor è inferiore rispetto alla percentuale di guadagno elaborando il 2° TH.
Ovvero... mettiamo +10% di transistor a fronte di un +30% di elaborazione.
Ora... se il core Zen ha un +100% di transistor rispetto al core XV... per cosa? per un 40% di elaborazione in più? Allora tanto varrebbe conservare il modulo di XV (= grandezza core Zen) e al posto di Zen +40% sul core XV si avrebbe modulo XV = +40% core Zen... no?

P.S.
preciso una cosa... non è che sto inneggiando Zen, anche perchè un bel XV X16/8M sono una cosa e Zen ancora deve dimostrare di essere più potente.
Io discuto solo sul numero di transistor e sull'enormità di cose apportate da AMD nel post XV... ed onestamente, siccome AMD non aveva un belino di silicio su cui steccarci una CPU desktop, sicuramente in questi anni (7?) di tempo ostia se lo ha avuto per sviluppare un'architettura almeno sulla carta... e mi sembra ovvio che di progressi ce ne sono stati. Ora AMD si ritrova il silicio, e può commercializzare quanto ha fatto sino ad ora.
Come tu hai scritto, AMD passa da un X8 8TH CMT ad un X8 +SMT 16TH. Ma abbiamo anche detto che un XV sullo stesso silicio 14nm, permetterebbe un X16. Zen potrà anche andare il doppio e più di un 8350, se uniamo il +68% di IPC al +30% SMT, ma non certo il doppio di un XV, perchè avrebbe solamente il +40% di IPC + il 30% di SMT... quindi 16 TH Zen corrisponderebbero a 12/14 TH XV, ovvero un 6M o 7M... Quindi facendo 2 conti, non può essere +40% globale su XV ma dovrebbe essere circa 1 core Zen => 1 modulo XV.

[Piedone1113]

Originariamente inviato da Mister D

Ciao Paolo,
innanzitutto come va laggiù? Sai com'è, mi pare più importante essere al sicuro che parlare della futura cpu amd. Chiaramente do per scontato che se trovi il tempo per postare vada tutto bene ma una domanda, anche ot mi pare più che giusta.

Detto questo quelle due righe non vanno mica in contraddizione non perché lo dice amd nella slide ma perché la riprova sono tutte le architettura core ix a partire dal nehalem.
Ma nessuno si è chiesto dopo conroe perché intel ha re-introdotto il SMT? Solo per avere un numero più elevato di th da vendere nel marketing? Perché non era in grado di mettere più core fisici?
No semplicemente perché il SMT è uno strumento di recupero di energia (efficienza) come, passatemi il termine automobilistico lo sono le parti ibride dei nuovi motori endotermici-elettrici. Intel ha pensato che migliorando ancora l'architettura conroe, la prima ad alto ipc alto FO4 bassa frequenza, si sarebbe trovata nella condizione di avere una cpu che passava il tempo a girarsi i pollici per colpa del software scritto non sempre nelle condizioni ideali di miglior sfruttamento della pipeline e ha deciso di risolvere con il jolly SMT che concede ad ogni core appunto la capacità di elaborare più thread, nella fattispecie 2.
Ovviamente usando invece del primo HT il migliore SMT questo aumenta anche il throughput (cosa che per essere aumentato devi o alzare le frequenze o aumentare i core fisici) in MT. Se l'IPC è la misura di quante istruzioni per ciclo di clock può elaborare una qualsiasi unità elaborativa, il throughput è l'IPC*numero di core (o di th nel caso di architetture SMT) o come l'ha definito giustamente bjt2, una sorta di IPC totale di una cpu. Ecco perché non vanno in contraddizione quelle due frasi. Si può progettare una cpu ad alto ipc e ad alto throughput come lo sono tutte le cpu con core complessi e tanti core o con SMT a più vie.
Ovvio che se con cpu senza SMT per avere il throughput basta moltiplicare il numero di core fisici per il IPC del singolo core (e non basta perché ti sarai accorto negli anni che non tutti i software scalano linearmente all'aumentare dei core) con arch con SMT l'IPC del singolo core sovrastima sempre l'IPC del secondo (e terzo e quarto) thread elaborabile dal singolo core arrivando ad essere al limite quasi uguale all'IPC per il primo thread. Esempio numerico:
CPU smt 2 vie
IPC th1 100 IPC th2 50 (di media perché dipende come dicevo nell'altro post dalla natura del software). E infatti un i7 ad esempio non va il doppio di un i5 a parità di frequenza nonostante possa elaborare il doppio dei thread.

Per questo penso che quando amd ha scritto core ZEN +40% IPC vs core XV intenda IPC singolo core singolo thread mentre se avesse voluto riferirsi al throughput avrebbe sicuramente fatto riferimento al confronto modulo XV (2th) vs core ZEN SMT (2th). Solo che quest'ultimo caso lo trovo di difficile possibilità visto che far previsioni su qualcosa di non conosciuto è impossibile per tutti. Perché la media dell'aumento sul secondo th per core dato dall'adozione del SMT lo puoi sapere sui software usati nelle simulazioni ma non sui software che non sono stati ancora scritti. Chiaro cosa voglio dire?

Questo è in parte errato: se il th 0 ha ipc 100 ed il th 1 ipc 40 verosimilmente quando con software scritti ad cazzum ipc 0 sarà 80 ipc 1 sarà 55 ( ci saranno sicuramente meno risorse contese
Nella seconda ipotesi facendo aumentare lpc del secondo th.
Viceversa se il th 0 avrà ipc 135 verosimilmente il th0 avrà ipc 0 o addirittura negativo per la somma. Es ipc singolo core con smt 135 ipc singolo core smt off 136

[bjt2]

Originariamente inviato da Mister D

Per questo penso che quando amd ha scritto core ZEN +40% IPC vs core XV intenda IPC singolo core singolo thread mentre se avesse voluto riferirsi al throughput avrebbe sicuramente fatto riferimento al confronto modulo XV (2th) vs core ZEN SMT (2th). Solo che quest'ultimo caso lo trovo di difficile possibilità visto che far previsioni su qualcosa di non conosciuto è impossibile per tutti. Perché la media dell'aumento sul secondo th per core dato dall'adozione del SMT lo puoi sapere sui software usati nelle simulazioni ma non sui software che non sono stati ancora scritti. Chiaro cosa voglio dire?

Tra l'altro, se AMD con +40% avesse voluto dire Zen vs modulo BD su 2 thread, sarebbe ancora meglio, perchè sappiamo che lo scaling SMT sarà probabilmente inferiore a quello CMT e che quindi per avere +40% in MT sarebbe dovuto essere +50-60% in ST, minimo...

[paolo.oliva2]

Originariamente inviato da Mister D

Ciao Paolo,
innanzitutto come va laggiù? Sai com'è, mi pare più importante essere al sicuro che parlare della futura cpu amd. Chiaramente do per scontato che se trovi il tempo per postare vada tutto bene ma una domanda, anche ot mi pare più che giusta.

Nessuna psicosi, probabilmente meno che essere in Eurpa in Francia, come non fosse successo nulla.

[Indianarei]

Buongiorno ragazzi, una domanda veloce: quanto sarà superiore Zen rispetto a Sandy Bridge? Vorrei passare ad una piattaforma tutta AMD e non ho ancora capito se ne potrei trarre vantaggio

[Korn]

sei ot

[bjt2]

http://forums.anandtech.com/showpost...&postcount=824

Discussione interessante che parte da questo post e prosegue nella pagina successiva:

Nei precedenti post, tutti a dire che i clock di Zen si riferiscono a 140W e non 95W e si chiedono da dove arrivano questi 140W. Sembrerebbe che 140W sia il massimo carico supportato dal socket AM4, da cui derivano che Zen sarà 140W. La cosa bella che scappa a Dresdenboy nel post 826 è che essendo 140W a default ed essendo il Vcore default pari a 1V (supposto da un altro utente), sarebbero 140A di corrente.

Poi viene fatta una serie di ipotesi sui 1331 pins. Innanzitutto sembra che le dimensioni di AM3+ e AM4 sono le stesse, quindi da una matrice 31x31 pin di 0.3mm si passa a una matrice 37x37 pin a 0.25mm. I pin da 0.3mm supportano 1.5 A, mentre quelli da 0.25mm 1.15A. Inoltre il socket AM4 DEVE supportare le APU e quindi oltre ad avere, rispetto all'AM3+, pin per le uscite video, deve avere un piano secondario di tensione per alimentare la GPU e calcola quanti pin servono... Quindi anche svelato il mistero dei 1331 pin

[Mister D]

Originariamente inviato da tuttodigitale

è chiaro a cosa Ti riferisci, mentre non lo è quello di AMD.



e perchè mai?
AMD passa da soluzioni octa core BD, ad 8 core ZEN, ergo quello che interessa è il miglioramento core to core. Avrebbe avuto anche un numero ancora più grande da pubblicizzare....
E la butto li se 1 modulo XV fosse più prestante di un core +SMT?
AMD da BD si è guardata bene di pubblicizzare l'ipc...

Avrebbe avuto senso le prestazioni di un modulo XV (2TH) e 2 core ZEN (4 thread), che poi core to core, sarebbe un'approssimazione del 6-8%


C'è un colossale equivoco:
il throughput dipende anche dall'ipc e dalla potenza espressiva delle singole istruzione.
L'ipc per core, è l'ipc complessivo del singolo core, compreso SMT.

quello studio diceva che è proficuo aumentare l'ipc a scapito del ilp , mediante l'uso del SMT.
Secondo il tuo ragionamento (errato) ipc dipende solo dal ilp (istruzion sequenziali eseguite in parallelo) . E non è certo vero: la frase sopra avrebbe una contraddizione.. aumentare l'ipc per core diminuendo l'ipc nel ST, è possibile

Io ho capito cosa vuoi dire ma è formalmente scorretto.
IPC= istruzioni elaborate dalle unità di calcolo in un ciclo (al di là che questa potenza della singola unità di calcolo venga aggiungendo pipeline -> ILP o rendendo più complessa al singola pipe).
Il SMT intrduce unità elaborative in più? NO.
Es:
Un core -SMT 2 vie-> una unità fisica elaborativa che può processare fino a 2 th.
Un dual core - senza SMT-> 2 unità fisiche elaborative che possono processare fino a 2 th.
Per ciò dico che è più corretto parlare solo di IPC ST e Thruoghput in MT quando abbiamo il SMT. Quando abbiamo cpu multi core ma senza SMT possiamo anche dire IPC MT=IPC ST * # core ma sarebbe formalmente più corretto parlare di thruoghput MT.
Poi se a te piace chiamarlo IPC totale per core comprendendo l'apporto del SMT, ok ma non per come la vedo io non lo trovo corretto visto che non ci sono unità di calcolo in più (che siano integer o floating point) che danno un maggiore apporto di potenza, bensì c'è un sistema molto furbo che fa sfruttare maggiormente le unità fisiche che ci sono.
Parallelo automibilistico: il SMT per me è come una migliore trasmissione, non un motore con più cilindrata unitaria o più cilindri. L'IPC per me è la potenza di un singolo cilindro in cv, il smt è un sistema per recuperare le perdite (software scritti con i piedi che fanno stallare le pipe) dovuto ai meccanismi di trasporto/conversione dell'energia motrice alle ruote. Posso avere un motore buonissimo da 200 cv ma alle ruote gliene arrivano 170 e invece il concorrente ne mette uno da 180 e ne ha 175 alle ruote. Vedi un po' te quale dei due è più efficiente.

Spero che con questo esempio hai capito cosa voglio dire.

[digieffe]

segnatevi questi numeri ^_^:

Zen 95w
IPC ST ~82..88% di Skylake
Frequenza base ~3.2ghz
Frequenza turbo ~3.7ghz

spero che il silicio possa offrire qualcosina di più in frequenza.

[Free Gordon]

Originariamente inviato da digieffe

segnatevi questi numeri ^_^:
Zen 95w
IPC ST ~82..88% di Skylake
Frequenza base ~3.2ghz
Frequenza turbo ~3.7ghz
spero che il silicio possa offrire qualcosina di più in frequenza.

A parità di TDP, 88% di Skylake in single thread, potrebbe significare anche un 95 o più % di efficienza in multi... sarebbe un risultato straordinario per AMD dopo 7 anni di batoste.

Non ci credo finchè non vedo...

[tuttodigitale]

Originariamente inviato da Mister D

Io ho capito cosa vuoi dire ma è formalmente scorretto.

Non è formalmente scorretto! . Dovrebbero riscrivere buona parte dei libri, e addirittura il titolo di quella ricerca..


come volevasi dimostrare l'ipc si può aumentare tanto con il TLP che con il ILP.

Ps con throughput si può tanti riferirsi all'ipc, tanto al n. di operazioni eseguite, e alla velocità di un canale ecc. E' un termine generico. E' ovvio che quando parliamo di ipc, che sia nel Singolo o nel MT, ci riferiamo al throughput, al volume/tasso di esecuzione dell'ipc ST o MT

Ripeto, AMD non ha dichiarato nulla sul singolo thread, è solo la nostra fantasia e il buon senso, lo stesso che ci ha portato fino a ieri ad una riduzione drastica della lunghezza delle pipeline .

[paolo.oliva2]

Originariamente inviato da bjt2

http://forums.anandtech.com/showpost...&postcount=824

Discussione interessante che parte da questo post e prosegue nella pagina successiva:

Nei precedenti post, tutti a dire che i clock di Zen si riferiscono a 140W e non 95W e si chiedono da dove arrivano questi 140W. Sembrerebbe che 140W sia il massimo carico supportato dal socket AM4, da cui derivano che Zen sarà 140W. La cosa bella che scappa a Dresdenboy nel post 826 è che essendo 140W a default ed essendo il Vcore default pari a 1V (supposto da un altro utente), sarebbero 140A di corrente.

Poi viene fatta una serie di ipotesi sui 1331 pins. Innanzitutto sembra che le dimensioni di AM3+ e AM4 sono le stesse, quindi da una matrice 31x31 pin di 0.3mm si passa a una matrice 37x37 pin a 0.25mm. I pin da 0.3mm supportano 1.5 A, mentre quelli da 0.25mm 1.15A. Inoltre il socket AM4 DEVE supportare le APU e quindi oltre ad avere, rispetto all'AM3+, pin per le uscite video, deve avere un piano secondario di tensione per alimentare la GPU e calcola quanti pin servono... Quindi anche svelato il mistero dei 1331 pin

Non commprendo...

Ma se AMD riporta che l'ES Zen X8 era 95W a @3GHz... perchè si ostinano a voler affibiare 140W a Zen X8? Tra l'altro era un ES e quindi con ampi margini sia di aumenti frequenza che diminuzione TDP a parità di frequenza... ma cacchio, hanno proprio una fobia su Zen che possa avere frequenze, frequenze/TDP migliori di Intel.

[tuttodigitale]

Originariamente inviato da gridracedriver

quindi è il tuo pendolino per l'8c? me lo salvo eh

quasi quasi facciamo un post, con su scritte le nostre previsioni (con possibilità di rettifica ovviamente) con un link in prima pagina.. Ai posteri l'ardua sentenza

[Mister D]

Originariamente inviato da tuttodigitale

Non è formalmente scorretto! . Dovrebbero riscrivere buona parte dei libri, e addirittura il titolo di quella ricerca..


come volevasi dimostrare l'ipc si può aumentare tanto con il TLP che con il ILP.

Ps con throughput si può tanti riferirsi all'ipc, tanto al n. di operazioni eseguite, e alla velocità di un canale ecc. E' un termine generico. E' ovvio che quando parliamo di ipc, che sia nel Singolo o nel MT, ci riferiamo al throughput, al volume/tasso di esecuzione dell'ipc ST o MT

Ripeto, AMD non ha dichiarato nulla sul singolo thread, è solo la nostra fantasia e il buon senso, lo stesso che ci ha portato fino a ieri ad una riduzione drastica della lunghezza delle pipeline .

Tuttodigitale io non sto dicendo che stai sbagliando o che non ti credo. Semplicemente sto dicendo che per come ragiono io non lo trovo corretto dal punto di vista formale, anche se in letteratura scrivono IPC anche per il MT e che di conseguenza il SMT aumenta l'IPC.
Non lo trovo corretto ma ne prendo atto. Capisco il ragionamento che il SMT aumentando l'efficienza attraverso un maggiore sfruttamento della pipeline consente a questa di elaborare più istruzioni nell'unità di tempo (cicli di clock o secondo fa poco differenza) ma cozza con il fatto che le pipeline sono le stesse, non è che il SMT ne aggiunge delle altre, un po' come la trasmissione non cambia il motore, consente solo di sfruttarlo meglio. Va beh d'ora in avanti mi adatterò anche io ma ti faccio notare due cose:

Io leggo: SMT for high throughput.
Sarà anche come dicono quelli che hanno scritto la ricerca, ma quelli di amd non hanno scritto SMT for high IPC. Chissà perché?
Ma andando oltre rimango comunque dell'idea che anche accettando l'idea che il SMT aumenta l'IPC in MT quando hanno scritto quel +40% si sono riferiti al IPC ST perché non potevano avanzare una previsione verosimile sul possibile parco di software futuri e su quanto questi software saranno scritti per avvantaggiarsi dal SMT. Ripeto, se io dovessi dare una percentuale alla stampa un anno prima e passa dall'uscita della cpu metterei a numero le uniche cose sicure che posso ricavare dalle simulazioni e cioè l'ipc in ST. Se poi si sono inventati invece di confrontare un core XV (1th) con un core Zen (2th) siamo alle solite perché è veramente forviante.

PS: lo so sono un pignolo di m*** Pensa che quando ho studiato al suo tempo fisica 1 ho corretto il test americano (io l'ho fatto ovviamente sulla versione ita) famoso Resnick Halliday Krane perché c'erano delle formule che non mi tornavano e gliel'ho fatto presente al prof di fisica. Lui mi ha detto, tutto giusto ma non era meglio perdere un po' meno tempo e fidarsi delle approssimazioni? Io: no, io uso la mia testa e per capirle fino in fondo devo sviscerare tutto e deve tornarmi tutto altrimenti non riesco ad andare avanti. Lui: risata e fa, va beh vorrà dire che ti servirà sempre n+1 tempo rispetto agli altri

[Mister D]

Originariamente inviato da tuttodigitale

quasi quasi facciamo un post, con su scritte le nostre previsioni (con possibilità di rettifica ovviamente) con un link in prima pagina.. Ai posteri l'ardua sentenza

Io l'ho già fatto, se ti ricordi, revisionato con le previsoni/dati più accurati su carrizo e sul possibile vantaggio medio del SMT di bjt2.
Puoi usare quello e aveva pure le due interpretazioni:
A core 1th XV -> core Zen 1th + 40%
B modulo 2th XV -> core Zen SMT attivo 2th +40%

[bjt2]

Originariamente inviato da Mister D

Io ho capito cosa vuoi dire ma è formalmente scorretto.
IPC= istruzioni elaborate dalle unità di calcolo in un ciclo (al di là che questa potenza della singola unità di calcolo venga aggiungendo pipeline -> ILP o rendendo più complessa al singola pipe).
Il SMT intrduce unità elaborative in più? NO.
Es:
Un core -SMT 2 vie-> una unità fisica elaborativa che può processare fino a 2 th.
Un dual core - senza SMT-> 2 unità fisiche elaborative che possono processare fino a 2 th.
Per ciò dico che è più corretto parlare solo di IPC ST e Thruoghput in MT quando abbiamo il SMT. Quando abbiamo cpu multi core ma senza SMT possiamo anche dire IPC MT=IPC ST * # core ma sarebbe formalmente più corretto parlare di thruoghput MT.
Poi se a te piace chiamarlo IPC totale per core comprendendo l'apporto del SMT, ok ma non per come la vedo io non lo trovo corretto visto che non ci sono unità di calcolo in più (che siano integer o floating point) che danno un maggiore apporto di potenza, bensì c'è un sistema molto furbo che fa sfruttare maggiormente le unità fisiche che ci sono.
Parallelo automibilistico: il SMT per me è come una migliore trasmissione, non un motore con più cilindrata unitaria o più cilindri. L'IPC per me è la potenza di un singolo cilindro in cv, il smt è un sistema per recuperare le perdite (software scritti con i piedi che fanno stallare le pipe) dovuto ai meccanismi di trasporto/conversione dell'energia motrice alle ruote. Posso avere un motore buonissimo da 200 cv ma alle ruote gliene arrivano 170 e invece il concorrente ne mette uno da 180 e ne ha 175 alle ruote. Vedi un po' te quale dei due è più efficiente.

Spero che con questo esempio hai capito cosa voglio dire.

Smettiamola di parlare di software scritto con i piedi! Si chiama legge di Amdhal: esistono algoritmi non parallelizzabili e codice seriale, non parallelizzabile, dipendenze, cache miss, branch prediction... Ci sono millemila motivi per cui una pipeline può stallare...

[bjt2]

Originariamente inviato da paolo.oliva2

Non commprendo...

Ma se AMD riporta che l'ES Zen X8 era 95W a @3GHz... perchè si ostinano a voler affibiare 140W a Zen X8? Tra l'altro era un ES e quindi con ampi margini sia di aumenti frequenza che diminuzione TDP a parità di frequenza... ma cacchio, hanno proprio una fobia su Zen che possa avere frequenze, frequenze/TDP migliori di Intel.

Perchè se AM4 è fatto per 140W, automaticamente per loro Zen è 140W...