[Thread Ufficiale] CPU serie FX: AMD Bulldozer/Piledriver - Aspettando Steamroller

[digieffe]

Some more power hungry units _seem_ to run at half the clock. Integer MUL shows a 2 cycle granularity in latency and a throughput of one every 2 (32 bit) or 4 (64 bit) cycles.

L2 cache latency is 18 (1 MB) or 20 (2 MB) cycles. It could be the case that it runs at half the clock too. Years ago an AMD designer (Jerry Moench) talked about half clocked L2 cache for "K9" in Stanford. Bobcat has a half clocked L2.

This is not about speed paths but about power consumption. Those 2 billion transistors cause a heck of a leakage.

qualcuno ne sa qualcosa di questi clock dimezzati o sono solo ipotesi?

[paolo.oliva2]

Originariamente inviato da xk180j

Concordo e a questo punto mi viene da pensare che considerando che bjt2 ha detto chè l'architettura in se è esente da bug gravi che ne limitino le prestazioni (che potrebbero essere risolti con un nuovo step) com'è possibile migliorarle solo salendo di frequenza visto l'ipc?

Secondo me AMD nelle slide di previsione aumento di potenza è stata conservativa.
Guarda... un 8170p già incrementerebbe le prestazioni di un 8,4% (3,9Ghz anziché 3,6GHz), ed un 4,2GHz def già sforerebbe perché arriverebbe a 16,66% contro il 10-15%.

Un minimo di IPC/ottimizzazione Piledriver lo deve dare già a parità di frequenza perchè ha nuove istruzioni per aumentare l'IPC ed un Turbocore di 3a generazione (supporrei che non divida le frequenze a 8 e 4 moduli solamente ma a 8, a 6, a 4 e a 2 moduli, quindi comunque questo aumenterebbe le performances). Sarebbe ridicolo che un Piledriver con tutta sta roba abbia solamente un +5% di IPC e neppure guadagnare un 300MHz sull'8150p.

Secondo me... AMD ha postato l'aumento di IPC di un Piledriver con l'aumento SICURO di uno step B2g una volto arrivato a regime.

Il problema comunque non è tanto la potenza massima a cui potrà arrivare Piledriver, che escluderei certamente all'altezza di un SB X6, ma a che potenza potrà arrivare per capire dove si piazzerebbe ed prezzo per quella potenza.

SE un 8150p ha una potenza di 100 e viene venduto a 220€, un Piledriver già a 115 potrebbe essere sempre venduto a 220€ +15% per mantenere lo stesso rapporto prestazioni/prezzo, ma potrebbe essere comunque venduto sempre a 220€ sfruttando il fatto che se oggi l'8150p ha X scarti, domani ne avrà meno, quindi un Piledriver allo stesso prezzo non vorrebbe dire guadagnarci uguale ad un 8150p ma di più.

Inoltre se riuscisse a piazzarsi nella fascia alta degli X4 Intel, altro non sarebbe che la fascia che fa più volumi.

Tieni presente un altro fattore:
Gli X8 ancora non sono disponibili... ma gli X6 si e penso anche gli X4.
Se tanto mi da' tanto, dovrebbe riflettere la produzione AMD, cioè su un wafer la maggioranza sarebbero BD X6, poi BD X4 ed infine BD X8.
D'accordo un 8150p a 220€, ma un 4100 è lo stesso die ed è venduto a 100€...

Piledriver invece (credo) dovrebbe essere prodotto nativamente come X4, X6 e X8.

Partendo dal fatto che se AMD/GF stessero vendendo in negativo sarebbe scontato che non produrrebbero BD, aumentando le potenze, riducendo gli scarti e producendo BD X8/X6/X4 nativamente, con gli stessi prezzi attuali andrebbero a nozze, addirittura potrebbero comunque abbassarli di un 20% guadagnandoci di più.

Direi di scordarci al momento potenze di molto superiori ad un 8150p... ma un Piledriver con un 10% in più di IPC a 4,2GHz def e 200€ di costo, si piazzerebbe e bene sul mercato risultando allettante credo al 70% della domanda. Poco sforzo ma risultati tangibili. Pensare di portare un Piledriver ai livelli di un SB-e X6, quanto costerebbe? Per quali quantità? Con che sforzo? Con quanto tempo? Non dimentichiamoci poi il 22nm di Intel...

[Mister D]

Originariamente inviato da digieffe

penso che ciò che hai scritto sia abbastanza realistico.

Spero sempre in qualche ottimizzazione "a mano" di qualche componente che escluso l'incremento previsto per Piledriver faccia avvicinare quel 150% al 180%

Lo spero anche io! Secondo me mettendo a posto la BPU e ritoccando un pò anche il decoder quel 150% dovrebbe ritornare al 180% e frequenze più alte come turbo max faranno il resto. E già così sarebbe un buon processore. C'è pure da considerare che migliorando la BPU dovrebbe aumentare anche l'IPC del singolo core. Più che altro dal mio punto di vista la cosa più importante è cavare dal mezzo tutto quel silicio per i link HT che servono solo negli opteron ma che sono un peso per la cpu nel desktop.

[tuttodigitale]

Originariamente inviato da digieffe

se fosse come hai scritto avremmo che le apu k12 con la gpu disattivata (esiste già una versione) andrebbe a default ad oltre 4ghz mentre si ferma in overclock a 3.6 perchè il processo produttivo a 32nm in questo momento è peggiore del 45nm (consuma solo meno ma per il resto non sale ecc)

è proprio quello che intendevo io.
Oggi un Phenom sui 32nm non sarebbe stato in grado di superare i 3 GHz, llano con un TDp di 100W dai quali possiamo togliere 20-30 della gpu e SB, ha una frequenza di 2,9GHz senza turbo. In pratica un Phenom II x8 con l3 a 2,9 GHz avrebbe avuto un tdp che sforava i 125W.

Llano è l'esempio di come un PP non all'altezza possa stroncare le prestazioni.
Un phenom x6 da 2,8 GHz (3,3 in turbo) ha un tdp di 95W. Bene con soli quattro core su 45nm sarebbe stato in grado di funzionare con un tdp di 65W.
Bene, llano con un più evoluto processo produttivo ha perso la cache memory l3 e non ha ridotto l'assorbimento energetico. Senza contare che le numerose piccole modifiche apportate a llano, secondo AMD, consentirebbero all'evoluzione di k10 di consumare il 16% in meno in full load a parità di frequenza.

[xk180j]

Speriamo ci riescano Paolo, mi chiedo quale possa essere il margine di guadagno su un ipotetico 10 core a 4200 mhz venduto a 200 € anche in rapporto ai costi di produzione della concorrente

[capitan_crasy]

Originariamente inviato da Mister D

Ciao,
innanzitutto ti rinnovo i complimenti per tutta la bravura e la pazienza messa in campo per tenere in piedi tutti questi thread ufficiali. Complimenti davvero!
Passiamo invece alla mia domanda: il core piledriver, alias BD2, sarà comune sia agli FX 4/6/8 core su AM3+, sia agli FX 6/8/10 core su FM2 sia ai due moduli contenuti in trinity?
Da cui nessuno avrà più cache di terzo livello?
No perché devo aver capito male io qualche passaggio
Io pensavo che la versione senza cache l3 fosse quella solo di trinity, mentre sia quella su FM2 sia quella per am3+ avessero la L3....

Grazie per i complimenti...
Io mi riferivo, nel mio post precedente, a Piledriver per le APU Trinity quindi senza la cache L3; tutte le CPU invece avranno la cache L3...
L'architettura Piledriver prende il posto dell'architettura Bulldozer e verrà utilizzata per le CPU server/desktop e per le APU di seconda generazione da cui fa parte Trinity.
In sostanza Piledriver rappresenta i soli core X86, i quali sostituiranno i core x86 Bulldozer di Interlagos/Valencia/Zambezi e i core X86 di Llano basato sull'architettura K10...
Per quanto riguarda le future soluzioni sul socket AM3+ Piledriver ci saranno CPU con un massimo di 8 core, il 10 core dovrebbe essere destinato alla nuova infrastruttura FMx; sono anche previsti soluzioni a 8 e 6 core, mentre non ci dovrebbero essere soluzioni a 4 core in quanto saranno presenti nelle soluzioni Trinity.
Queste sono le informazioni che abbiamo grazie alle attuali roadmap AMD, ora dobbiamo solo aspettare...

[Ishiki Takai]

Dopo l'arrabbiatura iniziale ho ripreso il senno e cambiato i miei piani, sicuramente vendo il mio pc con phenom II e passo ad un portatile con i7, aspettando di rifarmi il fisso decidendo se usare Ivy Bridge o Piledriver l'anno prossimo, vedremo se gli ingegneri AMD riusciranno a sistemare il progetto per bene come fecero con i primi Phenom --> Phenom II... lo spero davvero.

[digieffe]

From a business perspective, I'd say milk the ASIC design flow's advantages for everything they're worth. Make a cheap version of BD on some 28nm SHP bulk process. Crank them out in huge numbers, and sell lots of them at low prices.

Also, aggressively pursue process changes. If you're making on TSMC's 20nm planar process, make sure that you're ready to go to FinFETs as soon as TSMC has them ready.

Cosa ne pensate?

Another thing -- is BD slower than it could be due to buggy/broken features being turned off? I though I remembered seeing some AMD presentation where they said that BD wouldn't be late because they could turn off any broken features.

è vera questa affermazione, ne sapete nulla?

[shellx]

Another thing -- is BD slower than it could be due to buggy/broken features being turned off? I though I remembered seeing some AMD presentation where they said that BD wouldn't be late because they could turn off any broken features.

non ho capito: sta dicendo che ci sono modi per disabilitare funzioni ed elementi che causano l'inefficienza della cpu ? Oppure ho inteso male ?

[digieffe]

Originariamente inviato da shellx

non ho capito: sta dicendo che ci sono modi per disabilitare funzioni ed elementi che causano l'inefficienza della cpu ? Oppure ho inteso male ?

credo che stia dicendo che, per farla uscire presto, hanno disabilitato funzioni ed elementi, e per questo è diventata inefficiente...

[shellx]

Originariamente inviato da digieffe

credo che stia dicendo che, per farla uscire presto, hanno disabilitato funzioni ed elementi, e per questo è diventata inefficiente...

ah ...

ma questa fonte da dove proviene ?

[sireno']

Originariamente inviato da shellx

non ho capito: sta dicendo che ci sono modi per disabilitare funzioni ed elementi che causano l'inefficienza della cpu ? Oppure ho inteso male ?

Anch io sono curiso ma nn capisco questa funzione se cè l'hanno specifiche schede madri. Ho visto l'interfaccia rosso che sembra un programma della asus, cmq in quei test nn nn cè il confronto con le cpu intel.

[nicola1985]

Ciao a tutti...era un anno che aspettavo bulldozer per rifarmi il pc nuovo e sono rimasto deluso...
tuttavia per quello che faccio mi farebbe comodo avere 8 core (caricati sempre al 100%, analisi FEM). Il prezzo non è male...
Dite che devo lasciarlo sullo scaffale?

ps tra l'altro a quanto ho capito la prossima generazione di cpu sarà su socket FM2 e quindi non posso comprare un AM3+ in previsione di upgrade...

avrei pensato di prendere un thuban sul forum (sono comunque 6 core a circa 150€, ottimo) datemi un consiglio!

[bjt2]

Originariamente inviato da Polpi_91

non è detto, Thuban ha 6 unita ma fanno tipo 84 punti se non ricordo male, il 2500k è un 4 puro e fa 150 mentre il 2600k è un 4+4 (4 con HT) e fa 200 mentre BD è un 8 puro e fa 250 direi che le unità non sono ancora a livello delle intel ma si è fatto un passo avanti notevole (tubhan faceva meno di 20 punti per core, con zamebsi si è sopra i 30 mentre intel viaggia abbondante sopra i 35 con SB)



non è che è progettato male, mi sembra che sia lo stesso (più o meno)del Thuban che faceva pena e creava un sacco di miss prediction solo che il problema si è amplificato con l'aumento della pipeline e quindi l'aumento di penalità per missprediction



significa che il core di suo viaggia ma poi quello che sta intorno (branch predictor, MC, cache etc..) lo limitano

Quei test Sandra sono si INT, ma sono sempre istruzioni SSE, quindi eseguite sulla FPU, che sono 4... Questo vuol dire che le FPU di BD sono MOSTRUOSE!

[digieffe]

Originariamente inviato da shellx

ah ...

ma questa fonte da dove proviene ?

è un utente del forum di realworldtech.

Da quest'ultimo stavo riportando un le ipostesi più credibili per sottoporle alla vostra attenzione e/o sapere ne ne avevate già notizia...

infatti dice di ricordare quella affermazione in una presentazione amd ?!?

nessuno ricorda qualcosa del genere?

[shellx]

Originariamente inviato da sireno'

Anch io sono curiso ma nn capisco questa funzione se cè l'hanno specifiche schede madri. Ho visto l'interfaccia rosso che sembra un programma della asus, cmq in quei test nn nn cè il confronto con le cpu intel.

L'interfaccia rosso ? Che è ...

No no, non badare a ciò che ho detto io (guarda la risposta di digieffe dopo la mia).
Se ti riferisci alla disabilitazione di core/moduli: più che la mobo in sè, sono i bios a permetterlo.

[digieffe]

Originariamente inviato da bjt2

Quei test Sandra sono si INT, ma sono sempre istruzioni SSE, quindi eseguite sulla FPU, che sono 4... Questo vuol dire che le FPU di BD sono MOSTRUOSE!

anche se con ritardo, lo avevo notato... non c'è più il test drystones, whetstones su scalari?


Ps: ti sembrano credibili le ipotesi dei clock dimezzati?

[digieffe]

Originariamente inviato da sireno'

Anch io sono curiso ma nn capisco questa funzione se cè l'hanno specifiche schede madri. Ho visto l'interfaccia rosso che sembra un programma della asus, cmq in quei test nn nn cè il confronto con le cpu intel.

i nuovi bios uefi sono grafici, credo che sia tutto qui

[shellx]

Originariamente inviato da digieffe

nessuno ricorda qualcosa del genere?

Seguo i progressi dell'architettura Bulldozer da inizi di quest'anno, e che mi ricordi io, non ho mai sentito un affermazione del genere nel tempo.

[bjt2]

Originariamente inviato da Polpi_91

Io ho una domanda da fare a BJT2:

si sa all'incirca di quanti stage è stata allungata la pipeline di BD rispetto a Thuban?

Del 30% circa, quindi 16-18 stadi...