[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[Gigamez]

Parto dal presupposto che non so che tipologia di cache utilizzerà BD, e sinceramente mi sembrerebbe molto strano se usasse una L3 completamente esclusiva (sarebbe molto difficile gestire efficientemente il "dialogo" tra i cores)..

Lasciando comunque perdere paragoni Intel-AMD, mi sembra logico che se una architettura implementa livelli di cache inclusivi, essi dovranno crescere esponenzialmente con l'aumentare del numero dei cores, specialmente la L3, in quanto dovrà includere anche gli altri 2 livelli moltiplicati per il numero dei cores stessi.
Una cache unificata per i cores esclusiva risulterebbe molto più interessante con l'aumentare del numero dei cores stessi, in quanto non deve necessariamente anch'essa aumentare.

In una logica cache ad approccio esclusivo si possono gestire molti cores senza utilizzare grandi spazi per le memorie. Questo permette teoricamente di puntare su processori più "compatti", che puntino magari più sulla complessità architetturale delle unità di calcolo o sul loro numero più che sulle memorie a loro dedicate.
Ovviamente quando si hanno pochi cores (ad esempio 4 o 6) l'approccio inclusivo risulta poco oneroso in termini di dimensioni dedicate alla memoria, ma in un futuro nemmeno troppo remoto questo ragionamento potrebbe effettivametne "scricchiolare".

In parole povere.. Quoto il ragionamento di Paolo!

Se poi posso esprimere un parere personale.. non penso sia conveniente per AMD avere una cache L3 completamente esclusiva.. anche perche' sarebbe difficile poter switchare efficientemente un thread da un core all'altro (e sappiamo bene come ragiona Win nella gestione dei thread).
Gia' una cache L3 inclusiva ma relativa al modulo, e non al singolo core intero, permetterebbe di utilizzare la metà della memoria, risparmiando molto spazio in termini di silicio! D'altra parte il modulo condivide per le 2 unità intere il fetch ed il decode, e quindi anche le logiche di predizione..

[paolo.oliva2]

Io non capisco una cosa...

Concettualmente il turbo mode di AMD non avrebbe problemi a funzionare a modulo (se sarebbero previsti un numero adeguato di step turbo proporzionati ai moduli).

Nel senso... perché gli X8 hanno la frequenza più alta quando un BD X4 potrebbe avere per def la frequenza massima turbo di un X8 (che per 2 moduli è prevista già a 4,2GHz per un 8150p e 4,5GHz per un 8170p)?
Perché poi tutti i BD fallati avrebbero comunque 8MB di L3?

Ora... a me sembra come se i BD X4 e X6 siano stati selezionati come proci fallati quando invece il problema principale potrebbe essere la frequenza massima ottenibile ad un determinato Vcore.

Facendo un esempio, la selezione potrebbe essere del tipo "8 core vanno alla massima frequenza turbo? se si, allora sono X8, altrimenti X6 o X4.

Ora, se attacchiamo questo al discorso di problemi di frequenza massimi e alle caratteristiche del turbo, AMD potrebbe non aver attivato un turbo a modulo o comunque un turbo a minimo 4 core a favore di frequenze massime di un turbo per 1 core, semplicemente perché se questo step di silicio non permette frequenze massime al top, sarebbe perfettamente inutile un turbo all'ultimo modulo perché di fatto non si avrebbe avuto la certezza di poter aumentare la frequenza o che comunque un procio server (mi sembra che BD desktop sia un procio server in tutto e per tutto, a parte la piedinatura) non ha certamente giovamento nell'applicare un turbo sino all'ultimo modulo.

Io non so le caratteristiche del socket FM2, ma visto che comunque può montare Trinity, credo che un APU abbia bisogno di più stadi di alimentazione perché comunque deve prevedere almeno 2 stadi in più per l'IGP.

Ora... se uniamo il tutto, potrebbe anche darsi che Komodo, o comunque BD senza prb al silicio, possa avere frequenze turbo intermedie pari al numero dei moduli del procio e numero dei moduli inattivi, tipo 10 core, 8 core, 6 core, 4 core.

Resta da capire se BD 1 non abbia il turbo spinto al max (su 1 core) perché comunque l'IPC moltiplicato per la frequenza operativa basterebbe a raggiungere potenze idonee.

Quello che voglio dire è che se un BD X8 a 125W può avere una frequenza def di 4,2GHz e contare su +300MHz (4,5GHz) su 4 core senza sforare il TDP nominale, dubito che non possa arrivare almeno a 4,6-4,7GHz con 1 solo modulo attivato.

Tra l'altro... un BD X8 al 50% è un X4. Un Komodo X10 al 50% sarebbe 2 moduli e 1/2... quindi o lo farebbero lavorare a 4 core o a 6 .
A me sembrerebbe comunque iù ottimizzato un funzionamento tipo 10 core alla frequenza def, 8 core + 1° stadio Turbo, 6 core + 2° stadio turbo, 4 core + 3° stadio turbo, 2 core + max stadio turbo.

P.S.
Rimane comunque un dilemma del perché a sto punto, visto che tanti sollevano il problema dell'IPC ST, AMD non abbia scelto la massima frequenza ottenibile e quindi con 1 solo modulo, ed invece ha optato per 4 core (2 moduli), cioè se per problemi frequenza massima ( e quindi amen e tutto su 4 core), oppure che abbia giudicato soddisfacente l'IPC ST raggiunto e quindi ha preferito un Turbo max su 4 core per massimizzare il guadagno.
Faccio presente che anche solamente 100MHz in più per la frequenza massima (su 2 core anziché 4 mi sembra il minimo), corrisponderebbero ad un IPC maggiore del 2-2,5%, non è che sia proprio poco poco.

[greeneye]

@paolo

Il motivo di non presentare x4 e x6 ad alto clock può essere squisitamente commerciale.

Un x4 con 500 o più MHz in più supera nella stragrande maggioranza degli utilizzi (e dei bench) un x8 e per non farsi concorrenza in casa non conviene presentarlo.


Anche perchè dato che sono dei BE gli utenti più smalizziati possono overcloccarlo in tutta tranquillità.

[mack.gar]

Originariamente inviato da Gigamez

Parto dal presupposto che non so che tipologia di cache utilizzerà BD, e sinceramente mi sembrerebbe molto strano se usasse una L3 completamente esclusiva (sarebbe molto difficile gestire efficientemente il "dialogo" tra i cores)..

Lasciando comunque perdere paragoni Intel-AMD, mi sembra logico che se una architettura implementa livelli di cache inclusivi, essi dovranno crescere esponenzialmente con l'aumentare del numero dei cores, specialmente la L3, in quanto dovrà includere anche gli altri 2 livelli moltiplicati per il numero dei cores stessi.
Una cache unificata per i cores esclusiva risulterebbe molto più interessante con l'aumentare del numero dei cores stessi, in quanto non deve necessariamente anch'essa aumentare.

In una logica cache ad approccio esclusivo si possono gestire molti cores senza utilizzare grandi spazi per le memorie. Questo permette teoricamente di puntare su processori più "compatti", che puntino magari più sulla complessità architetturale delle unità di calcolo o sul loro numero più che sulle memorie a loro dedicate.
Ovviamente quando si hanno pochi cores (ad esempio 4 o 6) l'approccio inclusivo risulta poco oneroso in termini di dimensioni dedicate alla memoria, ma in un futuro nemmeno troppo remoto questo ragionamento potrebbe effettivametne "scricchiolare".

In parole povere.. Quoto il ragionamento di Paolo!

Se poi posso esprimere un parere personale.. non penso sia conveniente per AMD avere una cache L3 completamente esclusiva.. anche perche' sarebbe difficile poter switchare efficientemente un thread da un core all'altro (e sappiamo bene come ragiona Win nella gestione dei thread).
Gia' una cache L3 inclusiva ma relativa al modulo, e non al singolo core intero, permetterebbe di utilizzare la metà della memoria, risparmiando molto spazio in termini di silicio! D'altra parte il modulo condivide per le 2 unità intere il fetch ed il decode, e quindi anche le logiche di predizione..

Ciao, nei deneb la cache L1 e L2 sono esclusive (quello che è contenuto nella L1 non c'è nella L2) e la L3 è una "victim cache" di tutte le cache, cioè contiene le linee di memoria "sfrattate" dalle L2.
In BD la L1 e la L2 sono inclusive con la L1 dati write through, mentre la L3 dovrebbe rimanere una victim cache. Se non ricordo male, la L3 viene definita come "non completamente esclusiva".
Ah, e poi sia nel k10 che in bd, almeno nella versione server, parte della L3 viene impegnata dallo snoop filter nei sistemi multi soket per il traffico dei dati del protocollo di coerenza delle memorie (moesi?)

[digieffe]

se, per caso, avessi notizie su BD non "ufficialmente" confermabili per motivi ehm... vari, sarebbe opportuno postarle?

[capitan_crasy]

Opteron G34 a 4 core!!!

Clicca qui...

Un DIE da 8 core con due moduli spenti oppure due DIE 8 core con 6 moduli castrati?

[|ron]

Direi di sì
Io ieri ho sentito amd italia e mi hanno detto che ancora non sanno nulla di BD, nemmeno possono confermarmi la data del 19, non hanno ancora disponibilità di alcun sample per la stampa ecc...
Insomma, siamo al 3 settembre, suppongo che durante la prossima settimana dovranno sapermi dire PER FORZA qualcosa, altrimenti arriviamo al lancio senza review in italia

[giogts]

Originariamente inviato da capitan_crasy

No...
Con l'arrivo delle APU e di Komodo i northbridge intesi come chipset hanno finito il loro ciclo di vita...

vuoi dire che non usciranno proprio?

[xk180j]

Originariamente inviato da digieffe

se, per caso, avessi notizie su BD non "ufficialmente" confermabili per motivi ehm... vari, sarebbe opportuno postarle?

dicci tutto

[dav1deser]

Originariamente inviato da digieffe

se, per caso, avessi notizie su BD non "ufficialmente" confermabili per motivi ehm... vari, sarebbe opportuno postarle?

Se non hai firmato l'NDA non penso tu sia "punibile" se divulghi informazioni. Al limite c'è il rischio per la tua fonte se è sotto NDA.

[capitan_crasy]

Originariamente inviato da giogts

vuoi dire che non usciranno proprio?

Esatto...
Un eventuale 980G sarebbe soltanto un 880G rimarchiato, quindi parliamo di un chipset a 65nm con IGP DX10.1 basata su RV620; inoltre sul mercato trovi schede mamme socket AM3+ con chipset 880G...

[deidara80]

Originariamente inviato da digieffe

se, per caso, avessi notizie su BD non "ufficialmente" confermabili per motivi ehm... vari, sarebbe opportuno postarle?

volgiamo sapere!!!!!!

[Alekz]

Originariamente inviato da digieffe

se, per caso, avessi notizie su BD non "ufficialmente" confermabili per motivi ehm... vari, sarebbe opportuno postarle?

Potresti dirle a tutti quanti in PM!!!

[Athlon 64 3000+]

Interessante l'Opteron a 4 core.
Secondo me è un Orochi con 2 moduli spenti come sarà l'FX-4100 una versione castrata di Zambezi.

[Phenomenale]

Originariamente inviato da digieffe

se, per caso, avessi notizie su BD non "ufficialmente" confermabili per motivi ehm... vari, sarebbe opportuno postarle?

Oramai del bully si è detto di tutto, dalle stelle alla stalle , quindi posta pure anche tu!!!

[paolo.oliva2]

Originariamente inviato da greeneye

@paolo

Il motivo di non presentare x4 e x6 ad alto clock può essere squisitamente commerciale.

Un x4 con 500 o più MHz in più supera nella stragrande maggioranza degli utilizzi (e dei bench) un x8 e per non farsi concorrenza in casa non conviene presentarlo.

Anche perchè dato che sono dei BE gli utenti più smalizziati possono overcloccarlo in tutta tranquillità.

Ma è questo il punto...
Se vogliamo continuare a giudicare BD X8 scarso in ST e in MT di poco superiore ad un SB-e X4, mi pare chiaro che l'obiettivo AMD non sarebbe quello di vendere gli X8 a scapito di X4 ed X6 ma quello di offrire proci potenti più della concorrenza per vendere i suoi proci al posto di Intel.
Mi sembra chiaro che rinunciare a vendere un BD X4 a clock def alti non corrisponda nella logica di arrivare a proporre potenze ST massime, quindi mi viene logico pensare che un BD X8 abbia un potenziale ST non così scarso come si vuole pensare e che in MT fornisca una potenza tale da compensare completamente una supposta potenza ST inferiore...

Anche se guardiamo la cosa dal punto di vista commerciale, le voci in giro dei prezzi sui proci Intel, vedrebbero gli SB-e X6 a 585$ e 980$ per l'EE, ed un SB-e X4 a più di 300$.
Ora... sulle voci di un BD X8 sotto i 300$, si posizionerebbe ad un prezzo molto competitivo rispetto alle soluzioni X6 Intel (da verificare il potenziale di BD e quindi il relativo prezzo-prestazioni) ma se vogliamo giudicare un BD X8 non molto potente, mi pare chiaro che un BD X4 per forza di cose deve offrire potenze simili ad un 2600K perché sul lato prezzi, con un costo simile al 2600k e superiore ad un Thuban, AMD non sarebbe certamente nella condizione di castrarli nel clock... non ne venderebbe uno.

[greeneye]

Probabilmente sono fake ....

http://translate.google.com/translat...20110901092%2F

[dav1deser]

Quella slide dice che bulldozer va con ram 1600MHz ma mi pare sia più che assodato che vada anche con le 1866, poi potrei sbagliarmi ma mi pare che komodo andrà su FMx e non su AM3+

[digieffe]

l'unica cosa che ho "sognato" e che in ST non c'è "più" da preoccupasi

attendo altri sogni rivelatori


sperando non si rivelino una bufala

[General Blue]

E' un "sogno" così molto a spanne o magari hai sognato anche qualche percentuale?

Per i numeri del lotto tra parentesi possiamo chiedere sempre a te?