[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[Capozz]

Originariamente inviato da floydbarber

Veramente si diceva di si. E poi, altrimenti che senso avrebbe chiamarlo AM3+?

E che c'entra il nome ? Anche oggi è la stessa cosa...sulle mobo am3 per esempio non ci vanno i processori AM2 e AM2+, compresi tutti gli agena e derivati ed anche i primi Deneb (Phenom II 920 e 940)
Il discorso compatibilità di cui parlava amd è l'esatto contrario, ovvero la possibilità che bulldozer possa andare sulle mobo AM3 attuali, ma mettere un procio AM3 su mobo AM3+ è assolutamente escluso.

[floydbarber]

Originariamente inviato da Capozz

E che c'entra il nome ? Anche oggi è la stessa cosa...sulle mobo am3 per esempio non ci vanno i processori AM2 e AM2+

Appunto, proprio per questo. Se i k10 non andranno sul nuovo socket avrebbero già iniziato a chiamarlo AM4

Originariamente inviato da Capozz

Il discorso compatibilità di cui parlava amd è l'esatto contrario, ovvero la possibilità che bulldozer possa andare sulle mobo AM3 attuali

Questo E' il problema

[papafoxtrot]

Originariamente inviato da bjt2

SMT del Power 7 è simile a quello INTEL. Per la precisione è simile a quello dell'Atom, perchè il Power 7 ha pipeline in order. Solo che invece di avere 2 pipeline come atom, ne ha 12...

Interessante Non sapevo che Power7 potesse essere In order...
Comunque, a questo punto: non è possibile che AMD possa "comprare" l'SMT da IBM?

Comunque credo che in esecuzioni in order l'SMT sia più efficace, perché è più facile che la pipeline stalli, non potendo riordinare le operazioni da eseguire.

Originariamente inviato da bjt2

Potrebbero esserci delle sorprese... Dresdenboy, sulla base di un brevetto AMD di qualche anno fa, ha speculato che l'unità FMAC possa fare per ogni ciclo di clock o una FMAC o una MUL + una ADD anche di thread diversi... Daltronde se ci pensi una FMAC adesso non sarebbe mai usata, specialmente con il codice legacy...

Interessante
Così non si rischiad i perdere cicli a eseguire solo la moltiplicazione o solo la somma

Originariamente inviato da cionci

Le motivazioni alla base dell'uso di FMAC al posto di unità specifiche potrebbero anche essere altre:
- nell'uso con due thread, un thread non dovrebbe aspettare che si liberi una unità specifica
- magari una istruzione AVX, invece che essere suddivisa in due istruzioni a 128 bit, occupa entrambe le unità di calcolo contemporaneamente

Credo sia così: le due pipeline 128bit vengono usate assieme per eseguire l'istruzione a 256 bit, senza spezzare quest'ultima.

[cionci]

Originariamente inviato da papafoxtrot

Interessante Non sapevo che Power7 potesse essere In order...
Comunque, a questo punto: non è possibile che AMD possa "comprare" l'SMT da IBM?

AMD, se non sbaglio, è libera di usare tutte le tecnologie di Intel.

[floydbarber]

Originariamente inviato da cionci

AMD, se non sbaglio, è libera di usare tutte le tecnologie di Intel.

Si, non ricordo i termini ma c'è stato un accordo quando hanno chiuso le controversie sulle politiche commerciaili scorrette di Intel

[Defragg]

Originariamente inviato da cionci

AMD, se non sbaglio, è libera di usare tutte le tecnologie di Intel.

Originariamente inviato da floydbarber

Si, non ricordo i termini ma c'è stato un accordo quando hanno chiuso le controversie sulle politiche commerciaili scorrette di Intel

Mi incuriosisce! Dove posso reperire altre informazioni al riguardo?

[papafoxtrot]

Non credo sia proprio così semplice, anceh se può essere. Non ricordo bene.
E' stata la soluzione extragiudiziale della controversia tra AMD e Intel presso la corte di new york.
Intel ci metteva le licenze X86 e non so se e quali altri brevetti e un miliardo di dollari. AMD non impiantava altre cause legali legate alla vicenda.
Se fosse così secondo me al prossimo giro AMD aggiungerà anche SMT. Male non farà, e può essere tranquillamente aggiunto ad ogni pipeline intera.
Una cosa ancora sulla FMAC che può eseguire una mul ed una add di due processi diversi. Ciò richiede in effetti i quattro operandi in input di cui si è parlato, contro i tre operandi canonici di una FMA.

Probabilmente quando anche intel passerà alel FMA allora si eseguiranno veramente (nel senso che il compilatore le manderà in esecuzione) operazioni FMA; e allora sostituiranno l'input con i tre operandi canonici e toglieranno questo riarrangiamento.

Una domanda: Il passaggio alle oeprazioni FMA è un passo in direzione di fusion? Voglio dire, per sostiture una FPU x86 con uno shader core (GPU) immagino che si debbano dare in input oeprazioni in forma di FMA. Per cui questo passaggio potrebbe essere obbligato per arrivare ad usare lo shader core delle GPU come FPU.
Sbaglio?

[floydbarber]

Questo era il comunicato di AMD:

http://www.amd.com/us/press-releases...2009nov12.aspx

C'era di mezzo la condivisione di alcuni brevetti per 5 anni

[capitan_crasy]

Originariamente inviato da Labview

@capitan_crasy

Ciao Boss

Hai info sulle caratteristiche del socket AM3+?

sarà possibile montarci le attuali CPU, es. thuban oppure si cambia tutto?

Grazie

Ciao:

Guarda, le informazioni che ho raccolto sui socket in questi ultimi tempi si sono rilevati del tutto inaffidabili, comprese le compatibilità.
Appurato che le CPU Bulldozer NON andranno sull'attuale socket AM3, le voci parlano di compatibilità (anche se presunta) delle CPU socket AM3 sul socket AM3+, dato che il nuovo socket nasce dalla base di quello vecchio e che Bulldozer aggiunge alcune caratteristiche e non toglie quelle che ci sono già.
Credo che avremo notizie ufficiali a novembre; non escludo che nelle prossime settimane ci siano nuove indiscrezioni sui nuovi socket e nuovi chipset...

[calabar]

Originariamente inviato da papafoxtrot

Se fosse così secondo me al prossimo giro AMD aggiungerà anche SMT. Male non farà, e può essere tranquillamente aggiunto ad ogni pipeline intera.

Però riflettici:
- SMT risulta meno efficace negli attuali i7 6x, perchè il numero di thread gestiti comincia ad essere eccessivo per un uso desktop.
- BD è improntato per avere core più piccoli e in maggior numero. Questo ha fatto dire ad alcuni (anche tu se non erro) che proprio a causa di questo BD rischia di non essere competitivo sul mercato desktop nelle sue versioni con più di 4moduli/8core, perchè l'eccessivo numero di core difficilmente sarà gestito da applicazioni reali, mentre i core più potenti di SB gestiranno meglio la situazione.

Con questo scenario, aggiungere SMT ad un progetto già fortemente improntato al multicore, sarebbe davvero così vantaggioso?
O potrebbe rivelarsi uno spreco di silicio e tempo (la tecnologia va comunque studiata, adattata e implementata... e potrebbe non essere efficace come quella intel che su questa ha molta più esperienza), senza contare che AMD ha proprio dichiarato di voler evitare che i propri processori possano avere dei cali prestazionali in quelle situazioni in cui SMT crea problemi.

[Ren]

SMT del Power 7 è simile a quello INTEL. Per la precisione è simile a quello dell'Atom, perchè il Power 7 ha pipeline in order. Solo che invece di avere 2 pipeline come atom, ne ha 12...

Il power 7 è un Out of Order con 6 dispatch unit,8 issue slot e 12 unità funzionali.

ps. ti confondi sempre...

[capitan_crasy]

AMD ha detto fino alla nausea che non crede nella tecnologia SMT; fatevene una dannata ragione e smettiamola con questa storia...

[Xile]

Ma di quanto dovrebbero essere più velocei questi processori rispetto ai Phenom?!

[B|4KWH|T3]

Originariamente inviato da cionci

Attenzione, AMD non sta intraprendendo la stessa strada di Intel, non ha creato un'architettura a pipeline profonde O almeno non sembra da quanto attualmente fatto vedere.

Lo stallo della pipeline non si può ovviare, bisogna perfezionare gli algoritmi di branch prediction E' questa è una cosa che appunto è stata fatta in Bulldozer.

La cosa che ancora mi è più oscura è come le unità floating point verranno condivise fra i due thread allocati nel singolo modulo Bulldozer.
La FPU sarà ad uso esclusivo di un solo thread ? O la FPU avrà una specie SMT che permetterà di "mescolare" le istruzioni dei due thread in modo da poter sfruttare al minimo una unità FMAC per ogni thread ? bjt2: sai niente riguardo a questo punto ?

Per quel che ho capito io è la seconda

[bjt2]

Originariamente inviato da cionci

Le motivazioni alla base dell'uso di FMAC al posto di unità specifiche potrebbero anche essere altre:
- nell'uso con due thread, un thread non dovrebbe aspettare che si liberi una unità specifica
- magari una istruzione AVX, invece che essere suddivisa in due istruzioni a 128 bit, occupa entrambe le unità di calcolo contemporaneamente

Ma comunque una istruzione AVX deve essere divisa in 2 da 128 bit, perchè le unità sono a 128 bit. Solo che se sono libere tutte e due, sono eseguite in parallelo, altrimento no...

[cionci]

Originariamente inviato da papafoxtrot

Se fosse così secondo me al prossimo giro AMD aggiungerà anche SMT. Male non farà, e può essere tranquillamente aggiunto ad ogni pipeline intera.

Di fatto già lo userà sulla FPU a quanto sembra.

[paolo.oliva2]

Originariamente inviato da papafoxtrot

...e un miliardo di dollari...

Credo sia un milione di $...

[capitan_crasy]

Originariamente inviato da Xile

Ma di quanto dovrebbero essere più velocei questi processori rispetto ai Phenom?!

Troppo presto...
Non ci sono ancora dati ufficiali...

[bjt2]

Originariamente inviato da papafoxtrot

Interessante Non sapevo che Power7 potesse essere In order...
Comunque, a questo punto: non è possibile che AMD possa "comprare" l'SMT da IBM?

Non credi ci sia un brevetto. Il concetto di SMT è quasi banale.

Comunque credo che in esecuzioni in order l'SMT sia più efficace, perché è più facile che la pipeline stalli, non potendo riordinare le operazioni da eseguire.

Esatto.

Interessante
Così non si rischiad i perdere cicli a eseguire solo la moltiplicazione o solo la somma

Se ci pensi, comunque per far eseguire alla unità FMAC una moltiplicazione o una somma il MUL e l'ADD devono essere poter divisi e l'unico modo è quello del brevetto AMD. Poi arrivati a questo, non ci vuole nulla ad aggiungere un data path per poter fare MUL e ADD in parallelo... Il bello è che essendo un brevetto AMD, INTEL deve pagarne le royalty, sempre se AMD glielo concede... Può essere un altra arma in mano ad AMD. Anche per questo IMHO INTEL non ha implementato FMAC: senza il brevetto AMD avrebbe dovuto mettere un MUL, un ADD e una FMAC SEPARATE...

Credo sia così: le due pipeline 128bit vengono usate assieme per eseguire l'istruzione a 256 bit, senza spezzare quest'ultima.

L'istruzione è comunque spezzata ma se la seconda FPU è libera è eseguita in un solo clock.
Io penso che le due unità MMX facciano le operazioni x87 legacy e quelle MMX e forse anche le operazioni SIMD intere (MMX, SSEx)...

[cionci]

Originariamente inviato da bjt2

Ma comunque una istruzione AVX deve essere divisa in 2 da 128 bit, perchè le unità sono a 128 bit. Solo che se sono libere tutte e due, sono eseguite in parallelo, altrimento no...

Questo non lo so sinceramente. Aggiungerebbe un ritardo non facilmente prevedibile per la terminazione dell'istruzione AVX. A rigor di logica dovrebbero essere portate avanti contemporaneamente.