(3500+ GHZ) == (3,5 MILIARDI DI OPERAZIONI AL SECONDO) ???

alphaville · 09-02-2005, 18:02

Ciao a tutti, leggendo su un sito mi è sorto un dubbio:

Ma un processore Amd 3500+ effettua 3,5 miliardi di operazioni al secondo o non è proprio così???

Grazie, ciao

TheDarkAngel · 09-02-2005, 18:19

Quote:

Originariamente inviato da alphaville
Ciao a tutti, leggendo su un sito mi è sorto un dubbio:

Ma un processore Amd 3500+ effettua 3,5 miliardi di operazioni al secondo o non è proprio così???

Grazie, ciao

non è così per niente...

alphaville · 09-02-2005, 18:23

Quote:

Originariamente inviato da TheDarkAngel
non è così per niente...

Puoi spiegarti meglio?

TheDarkAngel · 09-02-2005, 18:28

Quote:

Originariamente inviato da alphaville
Puoi spiegarti meglio?

che prima di tutto a64 3500+ va a 2200mhz e fa quindi 2.2ml di cicli al secondo...

alphaville · 09-02-2005, 18:47

ok, su quello sono d'accordo. Quindi corrisponderebbe a 2,2 miliardi di operazioni al secondo

Thunder82 · 09-02-2005, 18:57

Quote:

Originariamente inviato da alphaville
ok, su quello sono d'accordo. Quindi corrisponderebbe a 2,2 miliardi di operazioni al secondo

no, perchè molte operazioni richiedono più di un ciclo di clock

Gen.Web · 09-02-2005, 18:58

Quote:

Originariamente inviato da alphaville
ok, su quello sono d'accordo. Quindi corrisponderebbe a 2,2 miliardi di operazioni al secondo

"operazioni" mi sembra troppo generico

Necromachine · 09-02-2005, 19:11

La frequenza si riferisce ai cicli.

Operazioni diverse richiedono una diversa quantità di cicli (per esempio, una addizione potrebbe richiede 1 ciclo di clock, una moltiplicazione 9), senza contare che molti cicli vanno a vuoto in latenze varie (attesa dati dalla ram, pipeline in stallo etc. etc.).
A complicare il tutto il fatto che molte operazioni possono essere eseguite in parallelo (per esempio le operazioni in virgola mobile e quelle tra interi, oppure ottimizzazione varie diverse da processore a processore).

*sasha ITALIA* · 09-02-2005, 19:48

beh il nuovo cell ne fa 250 miliardi

TheDarkAngel · 09-02-2005, 20:04

Quote:

Originariamente inviato da *sasha ITALIA*
beh il nuovo cell ne fa 250 miliardi

sulla carta tutti sono capaci ^^
finchè non sarà possibile provarli direttamente saranno tutte parole parole e parole

Necromachine · 09-02-2005, 20:46

Quote:

Originariamente inviato da *sasha ITALIA*
beh il nuovo cell ne fa 250 miliardi

Senza contare che non lo vedremo mai in un PC .....

*sasha ITALIA* · 09-02-2005, 20:47

Quote:

Originariamente inviato da Necromachine
Senza contare che non lo vedremo mai in un PC .....

è questo quello che preoccupa

checo · 09-02-2005, 22:09

Quote:

Originariamente inviato da *sasha ITALIA*
beh il nuovo cell ne fa 250 miliardi

aggiungi sempre in linea teorica quando le apu lavorano a pieno regime tutte 8, cosa imho impossibile se non in rarissimi casi di elaborazioni su streaming dati

cdimauro · 10-02-2005, 13:50

Comunque un Athlon può eseguire fino a 3 istruzioni per ciclo di clock...

checo · 10-02-2005, 14:01

Quote:

Originariamente inviato da cdimauro
Comunque un Athlon può eseguire fino a 3 istruzioni per ciclo di clock...

mmm io sapevo che ne può eseguire 9 ma magari mi sbaglio

Cain · 10-02-2005, 15:20

anche io sapevo 9, 6 INT e 3 FP

jappilas · 10-02-2005, 15:36

stabilire l' ILP (instruction level parallelism) su una cpu superscalare come quelle moderne non è immediato...soprattutto perchè la pipeline presenta "ampiezze" diverse ai diversi livelli
nel caso di athlon, il livello EXECUTE ha 9 unità di cui 3 1-port ALU, 3 AGU , 1 FPU MULtiply, 1 FPU MOVE e 1 FPU ADD (in realtà spesso e volentieri si conta anche l' unità che esamina le condizioni di salto e calcola l' eventuale nuovo valore del program counter, quindi sarebbero 10)
a parte che per le operazioni intere più complesse due delle tre ALU intere vengono aggregate, il livello di esecuzione opera sulle cosiddette microistruzioni RISC86, che da qualche parte devono venire: cioè dal buffer di riordino dello scheduler, che ha evidentemente un parallelismo a livello di DISPATCH pari a 9...

allo scheduler vengono fornite dal decoder: questo essendo superscalare a 3 vie, può produrre ad ogni ciclo un certo numero di micro ops, elaborando 3 istruzioni X86 in ingresso, per volta: questo dovrebbe essere il livello di parallelismo allo stadio DECODE

ora, siccome il decoder è inserito nel cosiddetto "loop di front end", essendo tra la cache L1 e lo scheduler, è sfruttato ad ogni ciclo di clock e può fare da collo di bottiglia per gli stadi successivi (se le alu a valle non vengono saturate, il che accade ad es se le X86 non vengono convertite tutte in almeno 2 RISC86)

giusto per completezza, nel pentium 4 si è deciso di disaccoppiare il decoder dal resto della pipeline mettendolo A MONTE della cache L1 (che diventa più complessa perchè è chiamata a memorizzare micro-ops già decodificate, e già che c'è, a ordinarle per flusso di esecuzione, tenedo conto dei salti ...)
con tale disaccoppiamento si è notato che il decoder può anche essere non superscalare, in quanto entra in gioco solo al caricamento di una nuova istruzione non presente in cache L1
quindi P4 avrebbe un "parallelismo" a livello DECODE pari a 1...

cdimauro · 11-02-2005, 09:29

Quote:

Originariamente inviato da checo
mmm io sapevo che ne può eseguire 9 ma magari mi sbaglio

9 unità di esecuzione, come ha giustamente precisato jappilas...

L'IPC (Instruction Per Cycle) di un Athlon si aggira sui 2-2,5...

checo · 11-02-2005, 11:57

quel valore di ipc mi sembra basso ma mi confondo evidentemente

cdimauro · 11-02-2005, 14:23

Non è basso, anzi è abbastanza elevato...

09-02-2005, 18:02	#1
alphaville Registered User Iscritto dal: Dec 2004 Città: Torino Messaggi: 23	(3500+ GHZ) == (3,5 MILIARDI DI OPERAZIONI AL SECONDO) ??? Ciao a tutti, leggendo su un sito mi è sorto un dubbio: Ma un processore Amd 3500+ effettua 3,5 miliardi di operazioni al secondo o non è proprio così??? Grazie, ciao

09-02-2005, 19:11	#8
Necromachine Senior Member Iscritto dal: Jan 2004 Città: Gallarate (VA) Messaggi: 3903	La frequenza si riferisce ai cicli. Operazioni diverse richiedono una diversa quantità di cicli (per esempio, una addizione potrebbe richiede 1 ciclo di clock, una moltiplicazione 9), senza contare che molti cicli vanno a vuoto in latenze varie (attesa dati dalla ram, pipeline in stallo etc. etc.). A complicare il tutto il fatto che molte operazioni possono essere eseguite in parallelo (per esempio le operazioni in virgola mobile e quelle tra interi, oppure ottimizzazione varie diverse da processore a processore). __________________ Santech M58: CPU: i7 3840QM, RAM: 16GB (2x8GB CL10), HARD DISK: SSD crucial M4 128GB + HD Sata 3 1TB 7200rpm, SCHEDA VIDEO: GeForce GTX 680M

10-02-2005, 13:50	#14
cdimauro Senior Member Iscritto dal: Jan 2002 Città: Germania Messaggi: 26110	Comunque un Athlon può eseguire fino a 3 istruzioni per ciclo di clock... __________________ Per iniziare a programmare c'è solo Python con questo o quest'altro (più avanzato) libro @LinkedIn Non parlo in alcun modo a nome dell'azienda per la quale lavoro Ho poco tempo per frequentare il forum; eventualmente, contattatemi in PVT o nel mio sito. Fanboys

10-02-2005, 15:20	#16
Cain Member Iscritto dal: Nov 2001 Messaggi: 50	anche io sapevo 9, 6 INT e 3 FP __________________ Gigabyte GA-K8NXP-SLI, Athlon64 3500+ Winchester, 1 Gbyte Corsair PC3200XL, Geforce 6600GT 128Mb, 2 HDD SATA 80Gb in stripping, in attesa di un altro... , Audigy 2 ZS, Thermaltake Shark e Enermax Coolergiant 480W

10-02-2005, 15:36	#17
jappilas Senior Member Iscritto dal: Apr 2003 Città: Genova Messaggi: 4739	discorso anche un po' semplificato... stabilire l' ILP (instruction level parallelism) su una cpu superscalare come quelle moderne non è immediato...soprattutto perchè la pipeline presenta "ampiezze" diverse ai diversi livelli nel caso di athlon, il livello EXECUTE ha 9 unità di cui 3 1-port ALU, 3 AGU , 1 FPU MULtiply, 1 FPU MOVE e 1 FPU ADD (in realtà spesso e volentieri si conta anche l' unità che esamina le condizioni di salto e calcola l' eventuale nuovo valore del program counter, quindi sarebbero 10) a parte che per le operazioni intere più complesse due delle tre ALU intere vengono aggregate, il livello di esecuzione opera sulle cosiddette microistruzioni RISC86, che da qualche parte devono venire: cioè dal buffer di riordino dello scheduler, che ha evidentemente un parallelismo a livello di DISPATCH pari a 9... allo scheduler vengono fornite dal decoder: questo essendo superscalare a 3 vie, può produrre ad ogni ciclo un certo numero di micro ops, elaborando 3 istruzioni X86 in ingresso, per volta: questo dovrebbe essere il livello di parallelismo allo stadio DECODE ora, siccome il decoder è inserito nel cosiddetto "loop di front end", essendo tra la cache L1 e lo scheduler, è sfruttato ad ogni ciclo di clock e può fare da collo di bottiglia per gli stadi successivi (se le alu a valle non vengono saturate, il che accade ad es se le X86 non vengono convertite tutte in almeno 2 RISC86) giusto per completezza, nel pentium 4 si è deciso di disaccoppiare il decoder dal resto della pipeline mettendolo A MONTE della cache L1 (che diventa più complessa perchè è chiamata a memorizzare micro-ops già decodificate, e già che c'è, a ordinarle per flusso di esecuzione, tenedo conto dei salti ...) con tale disaccoppiamento si è notato che il decoder può anche essere non superscalare, in quanto entra in gioco solo al caricamento di una nuova istruzione non presente in cache L1 quindi P4 avrebbe un "parallelismo" a livello DECODE pari a 1... __________________ Jappilas is a character created by a friend for his own comic - I feel honored he allowed me to bear his name Saber's true name belongs to myth - a Heroic Soul out of legends, fighting in our time to fullfill her only wish Let her image remind of her story, and of the emotions that flew from my heart when i assisted to her Fate Ultima modifica di jappilas : 11-02-2005 alle 14:37.

09-02-2005, 18:47	#5
alphaville Registered User Iscritto dal: Dec 2004 Città: Torino Messaggi: 23	ok, su quello sono d'accordo. Quindi corrisponderebbe a 2,2 miliardi di operazioni al secondo

09-02-2005, 19:48	#9
sasha ITALIA Senior Member Iscritto dal: Jun 2004 Città: BOLZANO/BOZEN Messaggi: 14871	beh il nuovo cell ne fa 250 miliardi

11-02-2005, 11:57	#19
checo Senior Member Iscritto dal: Aug 2000 Messaggi: 17963	quel valore di ipc mi sembra basso ma mi confondo evidentemente __________________ .

11-02-2005, 14:23	#20
cdimauro Senior Member Iscritto dal: Jan 2002 Città: Germania Messaggi: 26110	Non è basso, anzi è abbastanza elevato... __________________ Per iniziare a programmare c'è solo Python con questo o quest'altro (più avanzato) libro @LinkedIn Non parlo in alcun modo a nome dell'azienda per la quale lavoro Ho poco tempo per frequentare il forum; eventualmente, contattatemi in PVT o nel mio sito. Fanboys

Strumenti
Mostra una versione stampabile Invia questa pagina per email