In arrivo la nuova generazione di istruzioni SSE

[OverClocK79®]

interessante....
forse istruzioni fatte apposta per WVista.....chissà.....
o forse appunto per HDTV

BYEZZZZZZZZZZ

[pollicino]

Originariamente inviato da Lotharius

Non campisco una cosa: se le SSE4 avranno più o meno le stesse funzionalità di AVIVO, cosa succederà se su un Pc con chipset 965 - SSE4 ci monto una scheda Radeon con AVIVO? A naso sarei portato a pensare che nell'accelerazione dei flussi video questi due set faranno a cazzotti per chi deve lavorarci sopra... o sbaglio? Non è che si arriverà a uno stravolgimento delle immagini per un doppio processamento dei flussi video da parte di due tecnologie diverse? ;-P

Non penso che ci sia incompatibilità, i driver saranno ottimizzati per questo inconveniente, anche se penso che non ci sia possibilità che questo accada

[bjt2]

Le SSEx non hanno nulla da invidiare alle Altivec, almeno come potenza espressiva e quantità. E' vero: le Altivec esistono anche a 3 operandi, ma non fa molta differenza. Però il numero di istruzioni è superiore per le SSE. Il vantaggio delle Altivec è NELL'IMPLEMENTAZIONE (almeno sul G5): pipeline separata e, penso, in grado di processare una istruzione per ciclo, invece nei P4 e nei A64 le istruzioni competono con le FPU (e per il P4 sono dolori) ed in più il rate è di una istruzione ogni due cicli. C'è da dire (e feci il calcolo tempo addietro) che comunque si è bandwidth limited e quindi la maggiore potenza del G5 in vettoriale è "castrata" sia dal bus che dalle memorie. In più il P4 ha frequenze superiori, quindi la differenza di tempi di esecuzione si assottiglia...

[JohnPetrucci]

Intel tira fuori le SS4, che come vantaggi non mi pare rivoluzionino nulla(le vga con AVIVO sono già sufficienti), se non una freccia in più per il marketing di Intel.
Seguirà poi Amd che le adotterà in ritardo, ma ciò non farà cambiare di certo la mia propensione verso quest'ultima.

[LoScozzese]

Originariamente inviato da nicgalla

le estensioni sono spesso utili, putroppo AMD è costretta a inseguire Intel, che mantiene l'esclusiva per mi pare 12 mesi, dal momento che Intel vendendo più processori può sicuramente dettare legge.
Cmq queste estensioni sono così importanti che ormai si danno per scontate che tutti i processori le abbiano, invece scopri che Premiere Pro non gira su un AthlonXP perchè non ha le SSE2....

Che le istruzioni siano utili, sono d'accordo con te, ma un' Athlon XP, anche se sprovvisto delle SSE2 riesce a far girare tranquillamente Adobe Premiere Pro, infatti sul mio computer gira.

[samslaves]

x bjt2

Arstechnica?

Una domanda: il tuo nick deriva dal transistor bipolare?

[Toc]

Braccop:
Immagino che hai prove e link per confermare l'inutilità di queste istruzioni, non che l'inutilità delle MMX e seguenti, giusto?

Narmo:
Le cose si sviluppano, ed un processo di sviluppo richiede evoluzione, quindi tempo; non è possibile fare oggi quello che ci sarà tra 10 anni, quindi quello che dici te è come chiedere a quelli che hanno fatto le MMX di tirar fuori le SSE3 subito.
Le SSE4 potranno avere i loro difetti e le proprie limitazioni, ma sono fatte sulla base delle conoscenze, delle necessità e delle limitazioni hw odierne, come ogni cosa.

pavel86:
te non hai mai sentito parlare di "ottimizzazione"? La differenza tra fare una cosa usando la forza bruta e l'astuzia.
Puoi sollevare un masso a forza di braccia spaccandoti la schiena oppure con un semplice palo ed un punto che fa da fulcro = pochissima fatica.
Ecco perché creare nuove istruzioni: sono i fulcri da usare per far con minor sforzo (e più velocemente) le stesse operazioni od operazioni nuove.

[-fidel-]

Originariamente inviato da frankie

secondo me al posto di mettere le istruzioni nel chip video (vedi ati ecc...) le ha messe nel processore, lavoro più semplice dal lato driver MA chi non usa un video intel???

Non ho capito Ma le ottimizzazione onchip sulle schede grafiche non lavorano sul flusso dati passato direttamente dal bus senza (o quasi) l'intervento del processore? Quindi se ho tali ottimizzazioni sulla scheda video questo mi basta. Non a caso se non ho letto male si parlava nell'articolo di chipset (qundi penso anche di chip grafici Intel).

[bjt2]

No... una discussione tra me, un altro utente che non ricordo e cdmauro. Uscì fuori che le Altivec sono a 3 operandi (e questo può essere un vantaggio per la compattezza del codice e può far risparmiare registri, che sarebbe più utile su x86 che di registri ne ha veramente pochi a 32 bit), che hanno una unità dedicata esterna alla pipeline FPU, che sembra che siano eseguita al rate di una al ciclo, mentre invece sugli x86 sono una in due cicli, in più feci il calcolo della bandwidth e ne uscì fuori, mi pare, che solo per calcoli complessi che richiedono più di 5-6 istruzioni FPU per calcolo non si è BW limited, ma CPU limited (quindi essenzialmente calcoli molto complessi), ma che l'SSEx ha più tipi di istruzioni: pack ed unpack, conversioni da interi a FP e viceversa, istruzioni di swap di operandi, vari tipi di accumuli e MADD ecc...

Comunque qualcosa l'ho letto qua e la, in particolare in quella discussione c'era un link ad un sito che spiegava mooooolto dettagliatamente la microarchitettura dell'A64, tipo il numero e i bit dei registri interni della CPU ecc...

bjt2... si, bipolar junction transistor... Ai tempi dell'I.T.I.S. io e il prof. di elettronica discutevamo spesso ed i miei compagli chiamarono lui bjt, e me bjt2...

[OverClocK79®]

aspettiamo di vederle in azione ed implementate correttamente
poi potremo giudicare che tipo di incrementi porteranno.....
AMD credo le supporterà più avanti FORSE con il prossimo step delle CPU AM2 che devono ancora uscire

BYEZZZZZZZZZZZ

[bjt2]

Nuove istruzioni si possono facilmente implementare con nuovo microcodice, quindi in poco tempo... Se però si vuole una velocità decente bisogna mettere mano al decoder direct path e li ci vuole un nuovo step...

[mjordan]

Originariamente inviato da ^TiGeRShArK^

veramente le unike abbastanza "inutili" ke producevano un incremento max di prestazioni del 5% nel caso migliore erano le SSE3... tutte le altre hanno dato spinte prestazionali non da poco

Che poi, anche il 5% alla fine, se un task è impegnativo, poco non è...

[mjordan]

Originariamente inviato da Narmo

Ottimo.. nuove microistruzioni.. metersi d'accordo e farne una sola fatta con la testa e non con il culo come al solito no eh?

Va bè.. tanto spetta al compilatore farsi il culo e non al programmatore (a meno che non usi assembly)

Mazza oh non ci avevo mai pensato!!! Pensavo fossero tutte buone istruzioni...

[mjordan]

Originariamente inviato da The_Snake

Va a finire che Intel si mette a fare pure i chip grafici

Già... Ci manca pure che Quantum si metta a fare gli hard disk, poi siamo a posto