[Thread Ufficiale] CPU Zen 14/12/7nm: AMD Ryzen!

[Randa71]

Originariamente inviato da paolo.oliva2

Aspettiamo sto Alder...
Io sono dell'idea che tutto dipenderà dal silicio... Alder di innovazione ha che abbandona finalmente il monolitico, ma l'efficienza non la trovi con la macedonia di core E e P, se poi sia l'E che il P sono meno efficienti per il silicio.

Idem con patate per le VGA. Perché le produce da TSMC sul 6nm? Perché se da un lato è scontato che non può avere il know-OUT di Nvidia/AMD, se poi produci su un silicio meno efficiente, ovvio che il confronto performance/watt sarebbe deludente.

Sono del parere che tutto sia in 2 punti fondamentali:

Il 4 Intel e se il 2 e 1.8 rispetteranno i tempi di anticipare TSMC sull'1.

Il 2022 con l'ingresso di Zen4 5nm avrà gioco facile vs Alder/Raptor per tutto il segmento server e mobile. Il primo punto sarà il 4 Intel vs 5nm TSMC e l'implementazione del 4 nel package misto con il 3nm TSMC (è scontato che il volume prodotto da Intel su TSMC sia insufficiente al fabbisogno).
Poi una Intel su nm più spinte di TSMC ribalterebbero la situazione.

Tra l'altro, se inquadrassimo il futuro desktop entry-level fatto di APU con la parte grafica via via più che soddisfacente in grado di alzare sempre più l'asticella di fare a meno della discreta, è ovvio che avere anche solamente 1 nodo di vantaggio sarebbe cosa importantissima.

che il silicio conti tantissimo sicuramente...alla fine se vuoi fare core potenti devi mettere transistor che consumano...e se non sono più piccoli col cavolo che ci riesci....passatemi imprecisione tecnica. zen2 e zen3 hanno queste prestazioni a livello consumi e di perf perchè il 7nm gli ha permesso di raggiungere quella densità aggiungendo mega di cache e unità di esecuzione
perchè dici che Intel ha abbandonato il monolitico con alder? ad oggi mi sembra ancora monolitico il die

[amon.akira]

Originariamente inviato da Randa71

che il silicio conti tantissimo sicuramente...alla fine se vuoi fare core potenti devi mettere transistor che consumano...e se non sono più piccoli col cavolo che ci riesci....passatemi imprecisione tecnica. zen2 e zen3 hanno queste prestazioni a livello consumi e di perf perchè il 7nm gli ha permesso di raggiungere quella densità aggiungendo mega di cache e unità di esecuzione
perchè dici che ha abbandonato il monolitico con alder? ad oggi mi sembra ancora monolitico il die

certo che è monolitico

[paolo.oliva2]

https://videocardz.com/newz/amd-remb...s-been-spotted

APU Zen3+

[paolo.oliva2]

Originariamente inviato da Randa71

che il silicio conti tantissimo sicuramente...alla fine se vuoi fare core potenti devi mettere transistor che consumano...e se non sono più piccoli col cavolo che ci riesci....passatemi imprecisione tecnica. zen2 e zen3 hanno queste prestazioni a livello consumi e di perf perchè il 7nm gli ha permesso di raggiungere quella densità aggiungendo mega di cache e unità di esecuzione
perchè dici che Intel ha abbandonato il monolitico con alder? ad oggi mi sembra ancora monolitico il die

Azzo, ancora è monolitico?

Ma non era 3 anni fa che aveva detto che sarebbe passato a MCM?

Quindi Alder e Raptor ancora monolitico?

preciso un punto. lo Xeon x28, essendo monolitico, ha una resa del 40% (l'avevo postato una vita fa e ne sono strasicuro). Il 1⁰ parametri, perchè sia competitivo commercialmente, non è la prestazione in sè, ma il parametro prestazuoni/prezzo, perchè anche se triplichi le prestazuoni ma costa un pozzo, lo vendi in volumi risibili. Ha ben poco senso riportare che i prossimi step aeriveranno mi sembra a 128 cire, se poi li fai in monolitico... a quanto li vendi? 50.000€?
Zen ha la resa di un X8, cioè il chiplet. che è circa 95%. Puoi fare anche un X256, ma la resa sarà sempre 95%. Fa un X256 in monolitico, 1 procio sano, forse, a wafer.

Quindi ancora Intel deve migrare in MCM e realizzare i collegamenti... Sempre più convinto che lo vedremo col binocolo, per le date previste.
Suggerirei di leggere questo interessante articolo (piuttosto lungo) che spiega il perché e percome ci possono volere 3 anni come dice Intel, ma anche 5 se non 10, e dipende più dalla concorrenza che da Intel stessa.
https://arstechnica.com/tech-policy/...=Da%20%251%24s

[amon.akira]

Originariamente inviato da paolo.oliva2

Azzo, ancora è monolitico?

Ma non era 3 anni fa che aveva detto che sarebbe passato a MCM?

Quindi Alder e Raptor ancora monolitico?

preciso un punto. lo Xeon x28, essendo monolitico, ga uba resa del 40% (l'avevo postato una vita fa e ne sono strasicuro). Il 1⁰ parametri, perchè sia competitivo commercialmente, non è la prestazione in sè, ma il parametro prestazuoni/prezzo, perchè anche se triplichi le prestazuoni ma costa un pozzo, lo vendi in volumi risibili. Ha ben poco senso riportare che i prossimi step aeriveranno mi sembra a 128 cire, se poi li fai in monolitico... a quanto li vendi? 50.000€?
Zen ha la resa di un X8, cioè il chiplet. che è circa 95%. Puoi fare anche un X256, ma la resa sarà sempre 95%. Fa un X256 in monolitico, 1 procio sano, forse, a wafer.

Quindi ancora Intel deve migrare in MCM e realizzare i collegamenti... Sempre più convinto che lo vedremo col binocolo, per le date previste.

i sapphire sono mcm, per ora intel rimarrà con 8bigcore e aumenterà solo gli e-core

[leoneazzurro]

I Sapphire sono MCM ma senza I/O die separato, quindi hanno il problema di avere un'architettura pesantemente NUMA, che è vero che incide meno in ambito server, ma non è che sia senza svantaggi).

[paolo.oliva2]

https://www.hwupgrade.it/news/memori...r4_101723.html

Zen4, essendo APU, dovrebbe fare un bel salto con le DDR5.

Nell'artico si riporta che le DDR5 dovrebbero costare un 50% in più vs DDR4 e, nel desktop, considerando timing 40,40,40, sarebbero deleterie per il game.

Ma si aggiunge che per proci con molti core e gli APU, l'aumento di banda fornirebbe un guadagno maggiore rispetto alla perdita per latenze superiori.

I proci APU Zen3+ sarebbero già pronti per le DDR5, quindi se AMD li lancia con DDR5, vuol dire che il guadagno c'è.

https://videocardz.com/newz/amd-remb...s-been-spotted

Ora, se pensiamo che la grafica integrata di Zen4 sarà più prestante di quella Zen3, il guadagno di banda delle DDR5 dovrebbe dare un plus non indifferente. Poi c'è da inquadrare come influirà la cache 3D in abbinamento alle DDR5. Meglio dire quanto influirà, perché nei giochi sappiamo già che influisce.benissimo e pure negli Epyc, ma mi dà l'idea che con l'accoppiata DDR5 (anziché DDR4), il guadagno sarà maggiore.

[paolo.oliva2]

https://videocardz.com/press-release...bps-per-module

Mi chiedo i costi... perché a sto punto, che senso avrebbero le DDR se si potesse impilare la RAM di sistema direttamente nel procio? Ok la differenza del bus... ma magari rivista per 128 bit... a me dà l'idea di un plus di sparo 200$ per 32GB.

[leoneazzurro]

Originariamente inviato da paolo.oliva2

https://videocardz.com/press-release...bps-per-module

Mi chiedo i costi... perché a sto punto, che senso avrebbero le DDR se si potesse impilare la RAM di sistema direttamente nel procio? Ok la differenza del bus... ma magari rivista per 128 bit... a me dà l'idea di un plus di sparo 200$ per 32GB.

I costi sono alti, e serve un interposer, AMD è stata la prima ad adottare le HBM integrate nel package con le GPU e usa questa tecnologia sulle schede Instinct per l'HPC (La CGPU MI200 integra ben 128 Gbytes di HBM2E). Ha senso dove servono prestazioni spinte a prescindere dal costo e non interessa l'espandibilità, oppure si può usare come una sorta di "cache di quarto livello". Infatti Sapphire Rapids in alcune versioni presenterà questa soluzione. I Chip Apple della famiglia M1 adottano un approccio simile, ma con la memoria DDR5 che viene integrata su package, nel modello M1Max addirittura con bus fino a 512 bit (400Gbytes/s di banda passante). Ma non sono soluzioni economiche, né da produrre né da acquistare.

[Randa71]

la vita è piena di casualità:

https://www.guru3d.com/news-story/am...der-build.html

1) reinstallato win 11. la patch doveva uscire il 19/10 così avevano detto....casualmente la patch non me l'ha scaricata...quindi bug L3 ancora presente;
2) casualmente il bug è proprio sulla L3 che conta parecchio per i giochi;
3) casualmente alder lake sta per uscire;
4) casualmente è proprio su win 11;
5) casualmente il baco si è ripresentato proprio adesso su win11, perchè prima non c'era;
5) casualmente manca solo che il baco magicamente si trasferisca anche su win10.

La vita è piena di casualità.

[Black"SLI"jack]

Posso riportare la mia esperienza sulla questione bug L3. Testato sul pc in firma con 5950x. Win11 installato come update di W10. Presente il bug facendo il test con Aida64.

Per pura curiosità, tanto avevo già deciso di dare una bella formattata al pc in questione, abilito la modalità insider Beta e mi scarica la famosa patch. Latenze ok, banda non ci siamo proprio. Quindi versione 22000.282.

Non contento, visto che c'ero, sono passato da Beta a Dev e quindi mi scarica l'ultima versione.

Ovviamente latenze corrette, ma la banda delle L3 lascia a desiderare e qui scopro alcune cose legate ad Aida64.
Lancio il bench sempre con il massimo della applicazioni chiuse, sia chiaro. Risultati sempre gli stessi latenza L3 ok 10-11ms, banda della stessa molto inferiore a quanto dovrebbe essere, del tipo 600/500/250GB/s rispettivamente in read/write/copy. Per pura curiosità rilancio il bench con il task manager aperto. Circa 1200/700/300 GB/s i risultati. Ho riprovato più volte.

Ho usato la 6.33 di Aida64. Il 19 ottobre hanno rilasciato la 6.50 compatibile con w11. Devo riprovare il bench con la nuova versione.

[paolo.oliva2]

Vedremo se (CASUALMENTE OVVIAMENTE), le rece di confronto incontreranno gli stessi prb.

Certo che è buffo... che situazione "casuale". Uno potrebbe dire di provare il confronto su win10, ma subito si alzerebbe la bandiera che Alder non è supportato da win10 e quindi sarebbe penalizzato. Bon, ma win 11 penalizza Zen3, ma evidentemente questo non importa

Non potrebbe essere una soluzione confrontare Alder su win11 vs Zen3 su win10? O forse win11 penalizza Alder?

[paolo.oliva2]

Non so... vedremo, ma per me il motivo non è incentrato su chi l'avrà più lungo, ma, ben più importante, sul prezzo/prestazioni. Un 12900K è un 8 core P e 8 core E, poi... 8 core E saranno pure la metà in transistor (mi sembra) di quelli P, però, alla fine, sarebbe come fare un X12 "normale". In termini di resa, è difficile se non impossibile che con Intel su un processo nuovo abbia una resa uguale con 12 core rispetto ad AMD, su processo rodato, con 8 core e che con Zen3+ ha un refresh che punta ad aumentare la resa.

Quando i rumors riportavano il 12900K a 600$, mi pareva possibile perché pensavo realizzato in stile MCM. Ora, saputo che è monolitico, e ci sono rumors di 800$ per il 12900K, beh, mi paiono molto più probabili per un monolitico, perché AMD aveva detto che il 3950X in monolitico sarebbe costato 1000$.

Tutta sta sceneggiata di win11 comincia ad avere un senso, perché non è tanto se va più il 12900K del 5950X, ma se il 12900K costerà 800$, può pure andare il 10% in più del 5950X, ma +100$ di procio, mobo più robusta e costosa, il dilemma se prenderla per DDR4 e doverla cambiare poi per DDR5 o prenderla subito per DDR5 e spendere +50/60% per andare meno nei giochi .. è ovvio che tutto sto ambaradan di "coincidenze" avrebbero lo scopo di fare credere Alder più di quello che è. Anche Alder X6, contro la ladrata a 300€ del 5600X, avrebbe poche possibilità se poi i 100$ in meno di procio si traducono in +200€ a sistema.

Comunque AMD non mi pare "agitata", Zen3+ rimandato al Q2 2022 non mi pare una situazione stile prima non si può.

[leoneazzurro]

Intanto, per chi fosse interessato, AMD ha fatto uscire il fix per il corretto sfruttamento del core preferito sotto Win11, con l'ultima release del chipset driver uscita oggi.

[Ton90maz]

Originariamente inviato da paolo.oliva2

Non so... vedremo, ma per me il motivo non è incentrato su chi l'avrà più lungo, ma, ben più importante, sul prezzo/prestazioni. Un 12900K è un 8 core P e 8 core E, poi... 8 core E saranno pure la metà in transistor (mi sembra) di quelli P, però, alla fine, sarebbe come fare un X12 "normale". In termini di resa, è difficile se non impossibile che con Intel su un processo nuovo abbia una resa uguale con 12 core rispetto ad AMD, su processo rodato, con 8 core e che con Zen3+ ha un refresh che punta ad aumentare la resa.

Quando i rumors riportavano il 12900K a 600$, mi pareva possibile perché pensavo realizzato in stile MCM. Ora, saputo che è monolitico, e ci sono rumors di 800$ per il 12900K, beh, mi paiono molto più probabili per un monolitico, perché AMD aveva detto che il 3950X in monolitico sarebbe costato 1000$.

Tutta sta sceneggiata di win11 comincia ad avere un senso, perché non è tanto se va più il 12900K del 5950X, ma se il 12900K costerà 800$, può pure andare il 10% in più del 5950X, ma +100$ di procio, mobo più robusta e costosa, il dilemma se prenderla per DDR4 e doverla cambiare poi per DDR5 o prenderla subito per DDR5 e spendere +50/60% per andare meno nei giochi .. è ovvio che tutto sto ambaradan di "coincidenze" avrebbero lo scopo di fare credere Alder più di quello che è. Anche Alder X6, contro la ladrata a 300€ del 5600X, avrebbe poche possibilità se poi i 100$ in meno di procio si traducono in +200€ a sistema.

Comunque AMD non mi pare "agitata", Zen3+ rimandato al Q2 2022 non mi pare una situazione stile prima non si può.

E noi ci crediamo tantissimo. Soprattutto quando un die monolitico che potrebbe ospitare oltre 24 core lo vendono a metà prezzo, con pcb, vrm e vram inclusi

[leoneazzurro]

Originariamente inviato da paolo.oliva2

Comunque AMD non mi pare "agitata", Zen3+ rimandato al Q2 2022 non mi pare una situazione stile prima non si può.

E chi lo dice questo? Tutti i rumor danno una release entro il Q1 per Zen3D (probabilmente al CES, come per Rembrandt mobile), lo stepping B2 di Vermeer sarà in commercio a Novembre, Zen 3+ per il desktop significa le APU che sono sempre state previste per il Q2 2022 insieme alle prime MB AM5 (non ci sarà uno "Zen3+" su socket AM4 ma solo Zen3D). E comunque le APU Zen3+ perdono in diverse applicazioni perché hanno metà della cache L3 e sono chip ottimizzati per il mobile.

[Damokle]

Originariamente inviato da leoneazzurro

Intanto, per chi fosse interessato, AMD ha fatto uscire il fix per il corretto sfruttamento del core preferito sotto Win11, con l'ultima release del chipset driver uscita oggi.

Domanda stupida: per quei pochi che hanno un OC all-core (come me, su zen+), il problema del core preferito, a monte non sussiste, giusto?

Inviato dal mio BLA-L09 utilizzando Tapatalk

[leoneazzurro]

Originariamente inviato da Damokle

Domanda stupida: per quei pochi che hanno un OC all-core (come me, su zen+), il problema del core preferito, a monte non sussiste, giusto?

Inviato dal mio BLA-L09 utilizzando Tapatalk

Il core preferito è una feature che interessa il comportamento del turbo in single thread e con pochi thread. Se fissi la frequenza dei core, non dovrebbe avere nessun effetto.

[Peter Sellers]

Originariamente inviato da Randa71

la vita è piena di casualità:

https://www.guru3d.com/news-story/am...der-build.html

1) reinstallato win 11. la patch doveva uscire il 19/10 così avevano detto....casualmente la patch non me l'ha scaricata...quindi bug L3 ancora presente;
2) casualmente il bug è proprio sulla L3 che conta parecchio per i giochi;
3) casualmente alder lake sta per uscire;
4) casualmente è proprio su win 11;
5) casualmente il baco si è ripresentato proprio adesso su win11, perchè prima non c'era;
5) casualmente manca solo che il baco magicamente si trasferisca anche su win10.

La vita è piena di casualità.

non casualmente stai facendo dietrologia sciocca
se AMD dice che i problemi sono risolti, tu chi sei per smentirla?

https://www.amd.com/en/support/kb/faq/pa-400

ps magari visto che ci sei leggi le informazioni aggiuntive in basso

[affiu]

Originariamente inviato da paolo.oliva2

...cut...
Ma non era 3 anni fa che aveva detto che sarebbe passato a MCM?..cut..[/url]

Leggi attentamente e fino all'ultimo questo documento, secondo me, esaustivo a spiegare lo scenario e a supporre il ''futuro''. : https://www.anandtech.com/show/15877...need-to-know/2

Per come la vedo io, il blu vuole quantizzare lo spazio se tanto 4 core small stanno come 1 core big....quindi si dovrà sempre valutare il processo per valutare il destino del chip....cioè se massimizzare l'efficienza o potenza, mentre il rosso avrebbe solo il problema del collegamento in quanto son più scalari per il fatto che i core sono di un SOLO tipo.
Quindi in definitiva vedrai aumentare i core small ogni quando sarebbero stati i core di un solo tipo....se fosse stato interamente MCM.
Ad esempio considerando un 16 core blu, secguendo questa via, 8 li fai BIG e 8(x4 a parità di spazio)small = 8core/16thread + 32core/32 thread= 48 thread come massimo.....è chiaro che 1x4 è una idea circa come AREA poi magari non è sempre perfetta, ma l'idea e quella.

L'avanzamento del silicio, in base a quanto possa concedere il rimpicciolimento, DECIDE quanti core big si trasformino in small.....considerando sempre che quel 1x4 aumenti un altro peletto!
Il rosso in teoria dovrebbe rimpicciolire solo i CCX e tuffarli dentro una montagna di cache L3 e poi il resto viene da solo....intendi cosa voglio dirti.
Per il rosso basta che inframmezza i core zen in veloci collegamenti con una massiccia quantità di cache l3, ......tutto questo per avere sempre un aumento dei watt sotto controllo.
Se guardi questa slide da destra verso sinistra e viceversa, hanno ''la stessa simmetria'',:

cioè zen4 potrebbe essere COME zen2, soltanto che ogni ccx è zen3 e via dicendo.......zen5 magari lo si da per scontato che sia sul 3nm, ma potrebbe essere, sulla carta, anche sul 5nm stesso; in quel caso sarebbe un unico CCX unificato da 2 CCX-zen4. (poi entra in gioco la 3D Vcache ed è difficile immaginare se il CCX iniziano a ''spogliarlo'', cioè svincolando i core dalla cache l3....vedremo. ).
In tutta questa scalata la cache l3 viene aumentata sempre più (sfruttando chiaramente gli 3D STACK/TSV ecc.) ed il numero dei core aumenta (che sia 1.5X o 2.0X non ha importanza) ad ogni passaggio silicio.
NB. chiaramente il CCX scomparirà (....passando per lo scorporamento trai core e la cache l3 a partire da zen3+ con il 3D...) quando condividerà parti comuni con l'altro chiplet-RDNA3/4.
Vedi tu stesso quale strada possa avere, in termini di probabilità, successo.
La cache 3D dovrebbe sopperire a collegare quanti meno possibile i vari CCX....ad esempio con zen4 anzichè avere 2 ccx-zen3 separati la cache 3d piazzata sopra farebbe da ponte= e quindi di fatto tutti i core hanno accesso a tutta la cache l3 e sono uniti, SEPPURE si trovino su altri chiplet!!
Questo è l'azzardo, che forse i core ROSSI possano aumentare d'assai con il soc-3d-soc!(grazie alla cachel3 che fa essa stessa da collegamento).