[Thread Ufficiale] Aspettando ZEN

[digieffe]

Originariamente inviato da maxsona

A me non importa che vada come il top Intel da 1000 € ... voglio un procio da 150 € che vada il doppio degli i3

IMHO a quel prezzo potrai prendere uno zen 4+4 con prestazioni da 7600.

[bjt2]

Originariamente inviato da digieffe

ucci ucci sento odor di bambinucci ... ritardo

Da come parla charlie, ha ricevuto più samples in questi mesi e solo fino all'A1 e forse qualcun altro dopo erano pieni di bug. L'ultimo che ha avuto era sicuramente OK anche se con qualche feature disabilitata...

Quindi anche l'A0 provato ad agosto era pieno di bug...

[bjt2]

Originariamente inviato da digieffe

buon appetito

purtroppo in questi giorni avrò poco tempo da dedicare se possibile , sintetizza e riporta per il bene di tutti

Due jump per ciclo, usabili sia in SMT che in ST. Come skylake, ma più delle precedenti INTEL, che ne facevano una per ciclo...

Originariamente inviato da bjt2

[capitan_crasy]

Originariamente inviato da Ale55andr0

Un paio di domande al volo:

-mi pare di capire che prima è probabile che usciranno gli octa core, giusto? I rumor indicano sr7 liscio e black edition a quanto vedo

-his saldato a differenza degli intel giusto?

-a vedere le mobo sembrano dual channel lato memory controller, sbaglio?

-le mie ddr4 in firma secondo voi le digerirà? Perché diversi produttori di mobo hanno una lista di modelli "certficati" nonostante le memorie di uno specifico tipo rispondono a uno standard predefonito e si suppone "universale"...eppure sento ancora parlare di compatibilità manco fossimo ai tempi delle ram nobrand vendute sfuse (che pure ai tempi non mi hanno ai dato problemi manco a mischiarle )

A parte la saldatura che ricordo è confermata solo per le APU Bristol Ridge, tutto il resto sono solo rumors senza conferma.
I canali DDR4 dovrebbero essere due, mentre per il discorso compatibilità è troppo presto per saperlo, ma essendo uno standard direi di si...

Originariamente inviato da digieffe

ucci ucci sento odor di bambinucci ... ritardo

Ma anche no...

[bjt2]

Nella unità di L/S, la pipeline dei tag e delle TLB è disaccoppiata: si può sapere in anticipo se ci sarà un L1 miss e così iniziare prima a fare la richiesta alla L2.

[bjt2]

Nella unità floating point lo scheduler è diviso in due stadi sequenziali (HINT: questo può voler dire basso FO4 ma non è solo per quello).

Questo perchè se lo scheduler effettivo è pieno, almeno in parallelo si può iniziare a fare la parte int dell'istruzione (generazione indirizzo ecc)

[digieffe]

Originariamente inviato da bjt2

Mi sto sentendo per la prima volta il video delle slide di hot chips...
Con il commento ci sono un sacco di cose che non ci sono scritte nelle slide. Per esempio lo stack memfile io pensavo che era per lo stack. Invece è proprio quella cosa che ha detto Torvalds di fare il load to store forwarding nel front end...
Altre chicche: confermato i 32 byte/ciclo di fetch istruzioni, contro i 16/ciclo di skylake, la uop cache è grande e mi pare di aver capito che le 4 decodificate (e eventualmente fuse) e le 6 uop dalla cache vanno nella uop queue insieme (e si possono predire 2 salti per ciclo nella BTB, quindi può anche essere che le unità vanno in parallelo) che poi può cacciare le 6 uop/ciclo.
Poi la maggior parte delle istruzioni sono una uop, segno che le uop sono molto potenti, e infine confermati gli scheduler separati per alu e agu...
E poi sto continuando a vedere il video... Ma ora pranzo!

Una cosa è che continuamente dice che è stato fatto tutto dall'inizio per il basso consumo. Più clock gating (quindi ci possiamo aspettare meno del 10% di transitors attivi di jaguar, che unito al basso leakage...), uop cache, memfile, move elimination, cache writeback e anche miglioramenti nell'implementazione a basso livello...

due jump prediction una per thread? non riesco ad immaginare come possano funzionare due su un thread

sul basso consumo non ho dubbi è sempre sun un 22nm son un uno (o due?) fin in meno di intel...

[bjt2]

Una cosa fantastica, che pensavo fosse una istruzione, perchè è nella pagina delle istruzioni, è la PTE coaleshing

E' una cosa AUTOMATICA, quindi non deve farla il SO e consiste nel condensare nelle TLB pagine 4k consecutive in una unica entry da 32k.

Cioè se il SO alloca 32k consecutivamente, invece di occupare 8 entry nella TLB, questa ne occupa una sola, consentendo di tenere nella TLB fino a 8 volte il numero di pagine... E' una cosa molto inteligente... E senza modifche al software...
Questa era una cosa che avevo pensato da molto tempo e volevo segnalarla in qualche modo ad AMD e l'ho scritta da qualche parte. Non so se l'hanno letta... Comunque la mia idea era più estrema e non poneva limite al numero di pagine consecutive da mettere nella TLB... Ma meglio di niente...

[Ale55andr0]

Originariamente inviato da Veradun

Non vedo perché no, DDR4 è uno standard. E non credo le mobo AM4 avranno problemi a leggere i profili estesi

Originariamente inviato da capitan_crasy

I canali DDR4 dovrebbero essere due, mentre per il discorso compatibilità è troppo presto per saperlo, ma essendo uno standard direi di si...

Buono a sapersi, grazie

[bjt2]

Originariamente inviato da digieffe

due jump prediction una per thread? non riesco ad immaginare come possano funzionare due su un thread

sul basso consumo non ho dubbi è sempre sun un 22nm son un uno (o due?) fin in meno di intel...

Sentendo l'audio in una entry del BTB ci sono due branch per questioni di risparmio energetico: con un solo load ti leggi 2 branch. Non specifica se sono uno per thread ma suppongo che debbano essere dello stesso thread perchè l'accesso alla BTB si fa con l'indirizzo dell'istruzione e quindi penso che siano 2 salti per blocco, es di 16 o 32 bytes. Con il vecchio sistema di 1 salto per BTB se i salti erano troppo vicini, non c'era spazio nel btb e i salti oltre il primo non venivano messi del btb e quindi penso predetti solo staticamente, invece con 2 salti per btb entry, i salti possono essere più vicini...

[bjt2]

in conclusione è rimasto solo da dire che per zen+ si sono solo lasciate poche cose da introdurre (che non hanno fatto per questioni di complessità): alcune risorse sono partizionate staticamente tra i 2 thread SMT: la uop queue, la retire queue e la store queue. Forse per zen+ le faranno competitively shared...

[george_p]

In definitiva anche il sample mostrato questo mese è buggato.
Chissà a quando risale.

[cudido]

Io analizzerei la situazione sotto un particolare punto di vista.

Ok che c'è anche il settore schede video... ma:

9 anni fa prima dell'uscita del "fenomeno" comprai un bel po' di azioni AMD, confidando in un successo tipo Athlon vs Pentium 4. Stupido io a non analizzare il mercato (più che stupido direi che ero molto inconsapevole..). In quel periodo c'era un progressivo abbassamento delle azioni, anche nello stesso periodo precedente all'uscita del processore (come quello che stiamo vivendo ora).
Solo dopo 9 anni sto rientrando nell'investimento e sono in leggero guadagno (grazie alla svalutazione dell'Euro).

Adesso le azioni stanno salendo di brutto, mai come prima del phenom buggato e inutile o di quella ciofega di bulldozer.

E' impossibile che ryzen sarà un flop come quei precedenti processori, lo dice il mercato ed i grandi azionisti, che di solito ne sanno sempre prima di noi.
Forse non avrà il successo dell'athlon, sarà magari una valida alternativa economica a determinate cpu intel, ma non sarà un processore inutile come il phenom o il bulldozer. Avrà il suo perché.

E poi Lisa Su si è un po' ristrutturata il viso, è imbelloccita, si sta facendo bella in vista di un po' di successo.

[bjt2]

Originariamente inviato da george_p

In definitiva anche il sample mostrato questo mese è buggato.
Chissà a quando risale.

Magari è lo stesso che hanno dato a charlie, visto che anche nella prova di amd aveva il turbo disabilitato e charlie ha detto che l'ultimo era ok...

[digieffe]

Originariamente inviato da bjt2

Due jump per ciclo, usabili sia in SMT che in ST. Come skylake, ma più delle precedenti INTEL, che ne facevano una per ciclo...

EDIT: mi hai già risposto

[bjt2]

Originariamente inviato da digieffe

però non ne riescoad immaginare l'utilizzo di due jump nello stesso ciclo sul singolo thread... mi dai un esempio?

Un ciclo con poche (max 2) uop. A ogni ciclo devi fare un jump all'indietro. Se il loop è nella uop cache puoi riuscire a fare anche 2 iterazioni/ciclo

Oppure due salti molto vicini in una catena di if-then correttamente predetti

[paolo.oliva2]

Quindi il punto principale è:

Se a New Horizon non fanno vedere un A2 o un A1X, vuol dire che ci sono ancora dietro e quindi il tutto verso il finire del 1° trimestre.
Se invece scappasse fuori un ES Zen funzionale in tutto, allora si potrebbe sperare anche per fine gennaio/inizi febbraio.
E' ovvio ipotizzare che se erano dietro a risolvere i bug, certamente non potevano concentrarsi sulla massima frequenza?
I bug comunque ci dovevano essere, perchè a parità di clock Zen era di un nulla più prestante, ma nell'ultimo confronto, seppur con -100MHz, mi è sembrato più prestante, non ha conseguito un risultato migliore?

Secondo me... il Zen che si è visto fino ad ora, pure ipotizzando un -10% di prestazione nel complessivo e pure nessun aumento di prestazioni, rappresenta ben di più di quello che chiunque di noi avrebbe sperato sino a 3 mesi fa.

Ma io credo che tra annullamento di tutti i bug e frequenze più alte, Zen commerciale sarà sicuramente meglio di quello visto il 13 dicembre.

Resta solamente da definire il prezzo/prestazioni... che se fosse come i rumors hanno anticipato, ci sarebbe da leccarsi i baffi.

---------------

Io non ci ho capito un'acca di quanto scritto da Bjt2 , tranne la sensazione che Keller è sempre Keller e che Zen può essere anche meglio dei suoi figli precedenti.

[Gioz]

Originariamente inviato da cdimauro

Come già riportato da tuttodigitale, una Titan in idle consuma appena 10W. Mentre un sistema completo (senza monitor) con un 6900K, per giunta col doppio della memoria e in configurazione quad channel, consuma appena 62W.

Dunque anche tenendo conto dei 10W di un sistema SLI, saremmo LEGGERMENTE troppo distanti dai 106W misurati dal sistema usato da AMD per i suoi test.

Sì, ci potrebbe essere l'incognita monitor, ma la scarto perché il monitor viene collegato a un'altra presa. Certo, se avessero usato una ciabatta in cui erano collegati sia il monitor sia il PC, e dunque avessero misurato entrambi, sarebbe da prenderli a cinghiate col nervo bagnato, come direbbe mia madre.

Ma vista l'assurdità della cosa, tendo a escluderla.

premesso che i dubbi sui consumi che avanzi li ho anche io, almeno in parte perchè non mi pare così evidente il distacco tra le due piattaforme e non mi pare allineatissimo a recensioni viste(però non dispongo di configurazione con cui far paragoni e quindi evito di pronunciarmi), mettere due titan X in SLi, a prescindere dall'utilizzo e/o gaming, credo sia solo per fare intuire che proporranno quella cpu per configurazioni gaming di massimo livello (e in quest'ottica vedo le Titan anziché delle Vega perché la gente ad oggi fa riferimento a quelle schede pensando al massimo).

spezzerei anche una lancia in favore di cdimauro, io trovo abbia sempre cercato di dare una giustificazione alle sue affermazioni spiegando la ragione del suo pensiero e riportando questioni tecniche plausibili, poi va bhè gli scontri personali e le digressioni politicanteggianti andrebbero evitate.

[bjt2]

Originariamente inviato da gridracedriver

wow davvero una bella gif ma come diavolo si ferma?

ma quindi skylake è 6 wide o no porca la pupazza?

E' 8 wide come esecuzione...

[Wolfhang]

Originariamente inviato da gridracedriver

ti dirò di più, è vero che hanno pubblicizzato molto sti 95 watt e quindi cozza con la mia previsione, ma non vorrei che facessero una versione BE da 125watt apposta per overcloker estremi e squattrinati

Una versione BE con più TDP per overclockers estremi potrebbe anche essere, ma squattrinati non so, avrei qualche dubbio!