[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[Capozz]

Per rendere l'idea, questo è l'utilizzo di un esacore con battlefield (tenendo pure conto che per fare lo screen l'ho messo in background e l'uso della cpu è calato)



Calcolando che BF3 ha un motore più evoluto, più fisica, più giocatori ecc state tranquilli che un otto core può fare comodo...

[dateme_un_nick]

http://www.livestream.com/dateme/vid...3-1b0a07f8898e

da 5 minuti in poi ...e non mi venite a dire che gli esa non servono

[digieffe]

Originariamente inviato da Shadrac

Non so quanto li ho aspettati :|, finalmente upgraderò il mio PII 940.

Speriamo che i bios non siano acerbi come al lancio del primo phenom

veramente i dati sono leggermente incongrui
Core Stepping D1
Level 1 Cache 16 x 64 KB instruction caches 16 x 64 KB data cache
Level 2 Cache 16 x 512 KB

Originariamente inviato da okorop

io son curioso di vedere come va con la stessa quantità di cache vs la concorrenza e poi decido sul da farsi, anche se credo che in qualche applicazione sarà cache limited..... ma vedremo che succederà
D'altronde un manager Intel me lo ha detto, noi mettiamo piu' cache della concorrenza nei nostri processori e siam sempre sicuri di stare avanti ad AMD, mi auguro che non sia vero ma temo sia cosi (e saremo 8 MB vs 20 MB di cache l3)....
in sto settore poi si deve sborsare soldi per far sviluppare software ad hoc, e mi auguro che AMD lo faccia con la maggior parte delle applicazioni, solo cosi andrà meglio e i suoi processori saran longevi...

credo che data la natura (quasi) esclusiva delle caches amd saranno 8 L2 + 8 L3 = 16 vs 20


EDIT:
Ps: per chi non lo sapesse esclusiva significa che se un dato è nella L2 non è nella L3 e viceversa
quindi nel caso di amd la L2 va sommata alla L3 mentre nel caso di intel la L2 è contenuta nella L3 quindi non si somma

[capitan_crasy]

Originariamente inviato da Heimdallr

GlobalFoundries lays out roadmap for 28 nm—and beyond

non si parla dei 22nm SOI, ma possibile siano stati proprio cancellati?

Forse la parola giusta è evoluti...
I 28nm bulk possono andare bene per le CPU a bassa frequenza come i 16/20 core, ma per le alte frequenze ci vuole il SOI.
Comunque sia sembra che si stia lavorando a qualcosa di nuovo per quanto riguarda il dopo 32nm; inoltre GF ha già presentato la tecnologia 22nm FD-SOI anche se per ora sotto forma di semplici sram...
Clicca qui...

[Ywes]

Originariamente inviato da digieffe

veramente i dati sono leggermente incongrui
Core Stepping D1
Level 1 Cache 16 x 64 KB instruction caches 16 x 64 KB data cache
Level 2 Cache 16 x 512 KB



credo che data la natura (quasi) esclusiva delle caches amd saranno 8 L2 + 8 L3 = 16 vs 20


EDIT:
Ps: per chi non lo sapesse esclusiva significa che se un dato è nella L2 non è nella L3 e viceversa
quindi nel caso di amd la L2 va sommata alla L3 mentre nel caso di intel la L2 è contenuta nella L3 quindi non si somma

Quindi sarebbero 16MB L2+L3 di AMD contro i 15MB L3 di Intel. E lo credo che il tipo di intel ha detto che devono mettere un sacco di ram in piu'. Da questo punto di vista AMD e tecnologicamente piu' avanzata.

[paolo.oliva2]

Originariamente inviato da Ywes

Quindi sarebbero 16MB L2+L3 di AMD contro i 15MB L3 di Intel. E lo credo che il tipo di intel ha detto che devono mettere un sacco di ram in piu'. Da questo punto di vista AMD e tecnologicamente piu' avanzata.

Veramente non è proprio così.
La L3 di Intel è inclusiva contro la L3 di AMD che è esclusiva.
In poche parole, sulla L3 di Intel vengono copiati pure i dati delle L2 (credo anche delle L1), così che la ricerca del dato si ferma unicamente nella L3, mentre in quella AMD se non c'è nella L3 la si deve cercare pure nella L2 (e L1 credo), allungando abbondantemente i tempi. I contro sono che con l'aumentare dei core la L3 aumenta esponenzialmente e non linearmente... in poche parole, un BD X10 avrebbe 10MB di L3, 2MB in più di un X8, mentre in un sistema Intel da un X6 a un X8 la L3 potrebbe pure raddoppiare, figuriamoci in un X10.
In poche parole, sicuramente per 4-6 core la L3 Intel è più prestante, ma oltre i costi di produzione supererebbero i guadagni. Immagigniamoci che nello spazio occorrente la soluzione AMD permetterebbe 2 o anche 4 core in più, un guadagno ben maggiore di quanto potrebbe dare la logica Intel di cache.

[Heimdallr]

Originariamente inviato da capitan_crasy

Forse la parola giusta è evoluti...
I 28nm bulk possono andare bene per le CPU a bassa frequenza come i 16/20 core, ma per le alte frequenze ci vuole il SOI.
Comunque sia sembra che si stia lavorando a qualcosa di nuovo per quanto riguarda il dopo 32nm; inoltre GF ha già presentato la tecnologia 22nm FD-SOI anche se per ora sotto forma di semplici sram...
Clicca qui...

a questo punto che processo utilizzeranno per i prossimi BD desktop?
mi sembrava che fossero comunque sui 22nm FD-SOI ma magari utilizzerano i 20nm HKMG (non lo specificano da nessuna parte credo, o è venuto fuori in qualche slide AMD?).

Comunque, speriamo che il 6 settembre sia davvero la fine dell'NDA
Mi sembra che i rumour siano dovuti al fatto che il concorso a premi per gli FX finisce proprio martedí.

[Shadrac]

Più che altro bisogna sperare nella disponibilità in volumi fin da subito per sfruttare il "Back to school".

Forse i modelli son fin troppi al lancio? magari se si fosse concentrata su meno fasce di mercato saremmo stati più sul sicuro.

Oppure ci fa la sorpresa e in questi mesi di ritardo non ha fatto altro che produrre proci su proci

[deidara80]

Originariamente inviato da Shadrac

Più che altro bisogna sperare nella disponibilità in volumi fin da subito per sfruttare il "Back to school".

papà, se non mi compri un bulldozer non diventerò mai ricco come quello di facebook
battlefield 3 già ordinato

[calabar]

Originariamente inviato da paolo.oliva2

Veramente non è proprio così.
La L3 di Intel è inclusiva contro la L3 di AMD che è esclusiva.

E non è quello che ha detto lui, scusa?

Originariamente inviato da paolo.oliva2

In poche parole, sulla L3 di Intel vengono copiati pure i dati delle L2 (credo anche delle L1), così che la ricerca del dato si ferma unicamente nella L3, mentre in quella AMD se non c'è nella L3 la si deve cercare pure nella L2 (e L1 credo), allungando abbondantemente i tempi.

Questa cosa non mi convince...
Perchè mai dovresti cercare il dato prima nella cache più lenta e poi nella più veloce?

Il discorso poi sul fatto che all'aumentare dei core il prezzo di produzione per i processori intel diventi insostenibile non ho ben capito su cosa si basa. Capisco possano risultare eventualmente più costosi per le grandi cache (anche se il die size per ora sta dando ragione ad intel), ma che addirittura tu abbia stimato che si andrebbe in perdita...

[MonsterMash]

Originariamente inviato da paolo.oliva2

Veramente non è proprio così.
La L3 di Intel è inclusiva contro la L3 di AMD che è esclusiva.
In poche parole, sulla L3 di Intel vengono copiati pure i dati delle L2 (credo anche delle L1), così che la ricerca del dato si ferma unicamente nella L3, mentre in quella AMD se non c'è nella L3 la si deve cercare pure nella L2 (e L1 credo), allungando abbondantemente i tempi.

In realtà non è proprio così... probabilmente ci vorrebbe bjt per una spiegazione più tecnica, ma di una cosa sono certo: hai invertito la gerarchia della cache. Il primo posto in cui la cpu va a cercare il dato è nella L1, quindi se non lo trova va nella L2, e quindi nella L3. Il fatto che la L3 (che è condivisa) contenga tutti i dati delle cache L2 di tutti i core serve, da quello che so, solo a diminuire i miss, dato che se un dato non è nella L2 di un core, è probabile che sia nella L2 di un'altro core, e quindi nella L3. Se la cache è non-inclusive invece ci si deve basare solo su principi di vicinanza spaziale (se si accede ad un blocco di memoria si copiano in cache anche i blocchi adiacenti) e temporale (se quando accedo ad un blocco di memoria subito dopo accedo ad un altro blocco, imparo a copiarli entrambi non appena mi viene richiesto l'accesso al primo) dei dati per cercare di evitare i miss in cache.

[Ares17]

Originariamente inviato da MonsterMash

In realtà non è proprio così... probabilmente ci vorrebbe bjt per una spiegazione più tecnica, ma di una cosa sono certo: hai invertito la gerarchia della cache. Il primo posto in cui la cpu va a cercare il dato è nella L1, quindi se non lo trova va nella L2, e quindi nella L3. Il fatto che la L3 (che è condivisa) contenga tutti i dati delle cache L2 di tutti i core serve, da quello che so, solo a diminuire i miss, dato che se un dato non è nella L2 di un core, è probabile che sia nella L2 di un'altro core, e quindi nella L3. Se la cache è non-inclusive invece ci si deve basare solo su principi di vicinanza spaziale (se si accede ad un blocco di memoria si copiano in cache anche i blocchi adiacenti) e temporale (se quando accedo ad un blocco di memoria subito dopo accedo ad un altro blocco, imparo a copiarli entrambi non appena mi viene richiesto l'accesso al primo) dei dati per cercare di evitare i miss in cache.

Se non sbaglio in amd una parte della L1 è dedicata a mantenere aggiornato l'indice dei dati presenti nelle cache in modo da mascherare le elevate latenze (relativa) della L2 ed L3.
Riguardo a BD mi pare che la L3 non sia Fully Exclusive come nelle precedenti CPU

[AceGranger]

Originariamente inviato da paolo.oliva2

ma oltre i costi di produzione supererebbero i guadagni.

e su quali basi di grazia ?

Originariamente inviato da paolo.oliva2

Immagigniamoci che nello spazio occorrente la soluzione AMD permetterebbe 2 o anche 4 core in più, un guadagno ben maggiore di quanto potrebbe dare la logica Intel di cache.

fino ad ora la strada di aumentare i core fisici non ha portato grandi risultati ad AMD; il numero di core preso cosi conta poco nulla.

[Pat77]

La notizia del Bios gigabyte col supporto è positiva, certo che sono quasi tutti a 8 core, mi aspettavo almeno 2 a 6 e 2 a 4.

[dav1deser]

Comunque non credo che quelli siano solo i modelli che usciranno al lancio: il fatto che ci siano due versioni di 8120, uno a 125W e uno a 95W, mi fa pensare che il 125W uscirà subito, mentre il 95W uscirà solo dopo qualche tempo, quando il processo produttivo sarà più raffinato, a meno che il 95W non sia una versione a basso consumo (e quindi più costosa) del 125W, ma su processori del genere dubito faranno versioni a basso consumo.

[paolo.oliva2]

Originariamente inviato da calabar

E non è quello che ha detto lui, scusa?


Questa cosa non mi convince...
Perchè mai dovresti cercare il dato prima nella cache più lenta e poi nella più veloce?

Il discorso poi sul fatto che all'aumentare dei core il prezzo di produzione per i processori intel diventi insostenibile non ho ben capito su cosa si basa. Capisco possano risultare eventualmente più costosi per le grandi cache (anche se il die size per ora sta dando ragione ad intel), ma che addirittura tu abbia stimato che si andrebbe in perdita...

Perché la cache inclusiva aumenta esponenzialmente con il numero dei core. Un i7 X10 ha 32MB di L3, un BD X10 ne avrebbe 10MB.
Veramente per il confronto della grandezza die, io lo facevo a parità di core.
Fino a che non si sapranno le prestazioni di un SB-e X6 nei confronti di un BD X8, mi sembra puerile dire che la grandezza del die Intel sia inferiore.
Se ti ricordi, un IB X8 o X10 FORSE riuscirebbe ad avere una superficie simile a BD sfruttando la miniaturizzazione a 22 contro i 32nm di AMD, ma questo comunque annullerebbe il vantaggio principale (ed i costi) del passaggio ad una miniaturizzazione superiore, cioè più die a wafer.

Comunque il mio post era per ribattere il discorso che la logica AMD nelle cache sia migliore rispetto a quella Intel, io ho solo detto di no sino a 4-6 core, oltre mi sembra che i vantaggi siano inferiori agli svantaggi.

[paolo.oliva2]

Originariamente inviato da AceGranger

e su quali basi di grazia ?

A spanne mi baso su questo:

4 core Intel 6MB L3 - 4 core AMD 4MB L3 = differenza -2MB AMD.
6 core Intel 12MB L3 - 6 core AMD 6MB L3 = differenza -6MB AMD
8 core Intel 24MB L3 - 8 core AMD 8MB L3 = differenza -16MB AMD.

Ora, la differenza di superficie per una L3 maggiore di un X4 Intel è piccola e i benefici di tempi migliori si traducono in vantaggi rispetto ai costi.
Un i7 X10 ha 32MB di L3 contro i 10MB di un BD X10. Se la cache Intel apporta benefici di velocità, questo si scontrerebbe sullo spazio del die, dove probabilmente nello spazio aggiuntivo dedicato ai 22MB di L3 per Intel AMD potrebbe metterci 2 o 4 core in più, quindi, a parità di costo, la soluzione AMD avrebbe un numero di core superiore alla soluzione Intel, con maggiori performances rispetto alla logica della cache Intel.

Ora, è chiaro che ho fatto i conti a spannella, ma mi sembra chiaro comunque che con l'aumentare dei core la soluzione Intel scricchiolerebbe.

fino ad ora la strada di aumentare i core fisici non ha portato grandi risultati ad AMD; il numero di core preso cosi conta poco nulla.

Beh... questo non mi sembra un gran ragionamento, perché si basa su altri motivi che non consideri.
Il problema AMD è che non ha continuato lo sviluppo al contrario di Intel.
Prova a pensare come risulterebbe una architettura Core2 stile Penryn come X8..., quindi mi sembra sbagliato portare lo stesso ragionamento su BD, contando pure il fatto di X10 futuri sempre a 32nm.
Lasciando perdere discorsi inutili, la soluzione di aumentare la potenza del procio è stata avviata da anni con la soluzione di aumentare il numero dei core.
Un procio singolo core già oggi da benefici inferiori rispetto già ad un X2.
Un BD X4 in ST darebbe né più né meno di un BD X8 e futuro X10, ma è inutile dire che in MT un X8 e X10 darebbe molto di più in MT se sfruttato a dovere.
Questo è il futuro, e secondo me si cercherà, in futuro, di raggiungere le più alte frequenze a TDP ottimizzato per aumentare il numero dei core, con un funzionamento Turbo aggressivo per i pochi programmi ST che per vogliono potenze alte. E' inutile dire che la logica di funzionamento di BD rispecchierebbe in pieno questo concetto... o dobbiamo far finta di non vederlo?

[calabar]

Originariamente inviato da paolo.oliva2

Perché la cache inclusiva aumenta esponenzialmente con il numero dei core. Un i7 X10 ha 32MB di L3, un BD X10 ne avrebbe 10MB.
Veramente per il confronto della grandezza die, io lo facevo a parità di core.
Fino a che non si sapranno le prestazioni di un SB-e X6 nei confronti di un BD X8, mi sembra puerile dire che la grandezza del die Intel sia inferiore.

I due tipi di cache hanno vantaggi e svantaggi, difficile definire una migliore dell'altra, piuttosto una può essere più adatta o meno ad una certa architettura e ad un certo contesto.

E comunque il fatto che un i7x10 abbia 32MB di cache non significa che ne abbiano bisogno, ma che intel ha valutato che, visto il target di quel tipo di processori e i prezzi di vendita di quelle soluzioni, fosse una quantità adeguata di cache.

Inoltre il confronto a parità di core non ha molto senso: da una parte abbiamo dei core tradizionali con in più una tecnologia SMT matura che fa aumentare il throughput, dall'altra un approccio CMT con elementi condivisi che lo fa diminuire rispetto ai core completi.
Oramai ha più senso fare un paragone a parità di thread, e anche in questo caso non sempre si tratta di un confronto adeguato.
Difatti a contrapporsi agli xeon x10 non ci sono i BD x10, ma i BD x16 (o x20 con BDrev2, presumibilmente).

[supersalam]

Ma sto facendo una minchiata a prendere un i7 2600k adesso a 220€? Sinceri raga.

[Phenomenale]

Originariamente inviato da Capozz

Per rendere l'idea, questo è l'utilizzo di un esacore con battlefield...

Scusate se anche io adesso mi ci metto con i calcoli
La CPU è al 64% con 6 core, facciamo una proporzione:
64% / (100% / 6 core) = 4 core impegnati al 100%

Ovviamente questi "calcoli della servetta" lasciano il tempo che trovano, però...