ISA intel core i7

[domenico88]

Ciao a tutti

Sto preparando l esame di calcolatori elettronici per ingegneria..

Studiando il capitolo del livello Isa , il tanenbaum(testo di riferimento) tratta in linea generale l architettura x86 di cui fa parte la cpu intel i7( ora forse sarebbe x64 ma cosi riporta il libro )

Allora il testo dice che la cpu mantiene il completo supporto alle cpu intel della famiglia 8080 , 8086-88, gli ultimi cambimenti sulle istruzioni dei nuovi processori sarebbero le istruzioni multimediali mmx, sse e sse2 e nelle versioni più recenti sse4 ecc

Ancora, il core i7 è dotato di tre modalità operative, modalità reale(si comporta come un 8088) modalità protetta e modalità virtuale ..

I mie dubbi pero riguardavano i registri dedicati della cpu, dalla figura del testo sarebbero soltanto 16 registri di cui, i registri EAX EBX ECX EDX di uso generale a 32 bit altri CS SS .. a 16 bit che provengono dalle compatibilità del 8088 e gli ultimi EIP EFLAGS , ripettivamente program counter e program status word

Ora mi domando, possibile che una cpu cosi moderna e alquanto veloce possegga solo questi pochi registri, in pratica verrebbe usato solo il primo gruppo da 4 registri per i dati e le istruzioni aritmetiche
Mi sembra di aver capito che il core i7 faccia molti riferimenti allo stack per l elaborazione dei dati con molte operazioni di push e pop, dato che appunto ci sono pochi registri disponibili, al contrario di un architettura RISC ad esempio che limita gli accessi in memoria solo alle istruzioni LOAD e STORE ,
Cioè in questo modo le prestazioni con i continui accessi in memoria dovrebbero essere molto limitate o sbaglio
Ciao grazie in anticipo

[fano]

Sì i registri per uso general purpose (operazioni con interi / puntatori più che altro) sono solo 8 un po' dei 4 che dici, ma sempre molto, molto pochi rispetto ad appunto RISC:

https://en.wikibooks.org/wiki/X86_As...ng_conventions

Ci sono poi altri 8 registri per i calcoli in virgola mobile e basta!
AMD quando ha creato AMD64 ha raddoppiato il numero di registri che quindi diventano 16 + 16 leggermente meglio...

Come fa a funzionare in maniera decente?

Beh direi ci sono due motivi:

1. Forza bruta una CPU inefficiente a 3 Ghz riesce a fare una figura decente
2. Le moderne CPU x86 usano varie tecnologie per mitigare questo in alcuni casi riescono ad eseguire più operaioni contemporanemente riordinando le istruzioni, hanno un decoder che cambia le istruzioni in RISC like e posseggono una tecnologia chiamata "register renaming"

[71106]

I registri general purpose che riporti sono quelli dell'architettura a 32 bit, le rispettive versioni a 64 bit si chiamano RAX, RBX, RCX, e RDX. Di fatto i registri sono gli stessi, o, in altre parole, EAX sono i 32 bit bassi di RAX, EBX sono i 32 bit bassi di RBX, e cosi' via. L'architettura Intel a 64 bit poi dispone di altri registri general purpose per un totale di 16 come accenna fano, in piu' da quanto ne so questi 16 registri possono essere rinominati cosicche' sia possibile controllare a quale registro faccia riferimento una certa operazione senza modificare l'operazione stessa.

[fano]

Diciamolo pure apertamente è probabilmente la peggiore architettura di CPU sul mercato (pochi registri, instruction set che contiene migliaia di istruzioni, "pacioccato" alla c*zzo di cane negli anni per aggiungere nuove funzionalità...) purtroppo quello che l'ha fatta sopravvivere era la retro compatibilità che ha fatto sì che archittetture migliori sia di altri (come RISC appunto) che di Intel stessa (come Itanium) non riuscirono mai ad affermarsi perché non erano appunto retro compatibili con x86!

Solo oggi con i cellulari / tablet ARM inizia ad avere qualche chanche...

[71106]

Originariamente inviato da fano

Diciamolo pure apertamente è probabilmente la peggiore architettura di CPU sul mercato (pochi registri, instruction set che contiene migliaia di istruzioni, "pacioccato" alla c*zzo di cane negli anni per aggiungere nuove funzionalità...) purtroppo quello che l'ha fatta sopravvivere era la retro compatibilità che ha fatto sì che archittetture migliori sia di altri (come RISC appunto) che di Intel stessa (come Itanium) non riuscirono mai ad affermarsi perché non erano appunto retro compatibili con x86!

Solo oggi con i cellulari / tablet ARM inizia ad avere qualche chanche...

Per me l'unica cosa agghiacciante di x64 e' (e non sono sicuro e quindi spero di sbagliarmi) la retrocompatibilita' con gli x86 a 16 bit, o modalita' "reale". Il solo fatto che si chiami "modalita' reale" e' patetico.

Anche perche', se non erro, questa retrocompatibilita' comporta che il processore parta effettivamente in modalita' reale e debba poi essere switchato in modalita' protetta dal software, quindi il primissimo passo di qualsiasi boot loader deve essere scritto in codice assembly 8086 come quello che girava negli anni 80.

Per il resto x64 non mi sembra cosi' terribile, di certo 1000 volte meglio delle idiozie prive di senso umanamente intellegibile che si inventarono per gli 8086, come la segmentazione della memoria in cui i segmenti erano parzialmente sovrapposti. Molto utile, per nulla error-prone.

Va da se' che avrei comunque preferito veder fiorire Itanium.

[domenico88]

Non ci credo che un architettura cosi sia il "meglio" sul mercato , cioè un architettura RISC come un mips32 o 64 è davvero molto più elegante ed efficiente rispetto all x86, che in pratica sarebbe un architettura CISC con degli accorgimenti che fanno diventare l istrucion set di tipo risc, già le istruzioni di lunghezza variabile complicano di molto l architettura, figuriamoci poi tutte le altre soluzioni per le retrocompatibilità con 8086, il riordino delle istruzioni , gli hazard sulle istruzioni e sui dati ecc ecc

Le pipeline quanto saranno complesse ?
L unità di controllo , non ne parliamo..

Ma scusate un mips64 preso cosi, con la tecnologia attuale, con miliardi di transistor che potrebbero essere impiegati e con molte alu e fpu in parallelo , non sarebbe molto più veloce di un i7??

Comunque grazie per le risposte , io davvero non ci credevo al register file del i7 sul libro, pensavo che mancasse qualche pagina

[fano]

Originariamente inviato da 71106

Per me l'unica cosa agghiacciante di x64 e' (e non sono sicuro e quindi spero di sbagliarmi) la retrocompatibilita' con gli x86 a 16 bit, o modalita' "reale". Il solo fatto che si chiami "modalita' reale" e' patetico.

Purtroppo devo darti l'orrenda notizia AMD si è limitata ad aggiungere all'accrocchio un'ulteriore modalità "long mode" a 64 bit... insomma un altro "paciottamento"

Originariamente inviato da 71106

Anche perche', se non erro, questa retrocompatibilita' comporta che il processore parta effettivamente in modalita' reale e debba poi essere switchato in modalita' protetta dal software, quindi il primissimo passo di qualsiasi boot loader deve essere scritto in codice assembly 8086 come quello che girava negli anni 80.

Sì tutti i sistemi operativi che girano su x86 (sì persino Cosmos ) le prime righe di codice sono sempre le stesse è come se facessero il lavaggio del cervello alla CPU:

1. Tu sei un 8086 a 16 MHz!
2. In modalità reale con ben 16 bit e 64 KB di RAm
3. ... e io sono un floppino da 3" e 1/4! Salta all'indirizzo 0x000...

Sì assolutamente patetico... pensando che siamo nel 2016 inoltrato!
Forse usando un BIOS (U)EFI si può partire direttamente in modalità "protetta" / "long mode", ma non sono nemmeno certo!

Originariamente inviato da 71106

Per il resto x64 non mi sembra cosi' terribile, di certo 1000 volte meglio delle idiozie prive di senso umanamente intellegibile che si inventarono per gli 8086, come la segmentazione della memoria in cui i segmenti erano parzialmente sovrapposti. Molto utile, per nulla error-prone.

x64 è terribile perché tutte le idiozie prive di senso di cui parli sono ancora lì belle paciarotte ad occupare spazio nel die e nell'ISA!

Originariamente inviato da 71106

Va da se' che avrei comunque preferito veder fiorire Itanium.

Purtroppo AMD voleva vivere a tutti i costi e ci ha in*ulato

Originariamente inviato da domenico88

Non ci credo che un architettura cosi sia il "meglio" sul mercato , cioè un architettura RISC come un mips32 o 64 è davvero molto più elegante ed efficiente rispetto all x86, che in pratica sarebbe un architettura CISC con degli accorgimenti che fanno diventare l istrucion set di tipo risc, già le istruzioni di lunghezza variabile complicano di molto l architettura, figuriamoci poi tutte le altre soluzioni per le retrocompatibilità con 8086, il riordino delle istruzioni , gli hazard sulle istruzioni e sui dati ecc ecc

No, non è il meglio sul mercato è il peggio! Sopravvive perché è retro-compatibile (non è nemmeno vero che sia Windows il problema, la Microsoft su richiesta fece Windows NT per Digital Alpha e per RISC, Windows 10 gira anche su ARM) è che la gente ha magari software proprietario che gira solo su x86 a 16 Bit in modalità "reale" e non gliene frega nulla se la CPU sta più tempo a decodificare le istruzioni che ad eseguirle!

Originariamente inviato da domenico88

Le pipeline quanto saranno complesse ?
L unità di controllo , non ne parliamo..

Pensa che ci sono pure 2 FPU, la 8087 che è credo qualcosa di roba da una calcolatrice mentre era distratta (forse calcolava il pi greco?) e SSE che avebbe dovuto essere un'unità vettoriale, ma poi si sono impietositi e hanno messo istruzioni anche scalari per rendere obsoleta la vecchia FPU... peccato che almeno in modalità x86 alcune istruzioni non funzionino (per esempio ho scoperto a mie spese che non posso converite un Int64 in un double con SSE, ma con la FPU legacy invece sì! Ma a 64 bit potrei usare anche SSE! Assurdo...).

Originariamente inviato da domenico88

Ma scusate un mips64 preso cosi, con la tecnologia attuale, con miliardi di transistor che potrebbero essere impiegati e con molte alu e fpu in parallelo , non sarebbe molto più veloce di un i7??

Probabilmente lo sarebbe, ma AMD ha dimostrato che è impossibile scalzare x86, la tecnologia Itanium finisce nel cestino tra un anno e noi ci teniamo stretta la nostra modalità "reale" a 16 Bit!
Dai sarà per la prossima volta quando passeremo ai 128 Bit... tra 30 anni

Originariamente inviato da domenico88

Comunque grazie per le risposte , io davvero non ci credevo al register file del i7 sul libro, pensavo che mancasse qualche pagina

Dai comunque sono 8 anche se EBP non puoi davvero usarlo e ESP è lo stack, quindi forse sono 6...

[71106]

Originariamente inviato da fano

x64 è terribile perché tutte le idiozie prive di senso di cui parli sono ancora lì belle paciarotte ad occupare spazio nel die e nell'ISA!

Peggio per loro (i produttori di CPU), sono costretti ad aggiungere transistor inutili. Comunque sono idiozie che costituiscono un infinitesimo di tutta la roba che contiene un odierno processore x64, la segmentazione implementata nella IA32 e 64 ha molto piu' senso. I problemi di x86 e x64 veri e propri, oltre alle istruzioni di lunghezza variabile (feature completamente senza senso oggi che la memoria abbonda), sono il ben di Dio di feature e "circuitry" inutilizzati. Per esempio, se ricordo correttamente, gli odierni sistemi operativi piu' diffusi di fatto non usano la segmentazione ma solo la paginazione, e dei 4 "ring" di protezione ne usano solo due (0 e 3).

Direi che in definitiva l'architettura Intel soffre di due problemi: la mostruosa inerzia tecnologica e l'impossibilita' di rimuovere tecnologie per i quali non si sono mai sviluppati use cases rilevanti.

[71106]

Originariamente inviato da fano

Dai sarà per la prossima volta quando passeremo ai 128 Bit... tra 30 anni

Non credo che cio' avverra': 2^128 e' di piu' del numero di particelle nell'universo visibile, non potra' mai esistere alcun mezzo di storage cosi' capiente semplicemente perche' non esistono abbastanza molecole per memorizzare cosi' tanti byte.

2^64 invece se non erro sono 16 exabyte, altrettanto improbabile per prodotti consumer, pero' almeno ci permette di indicizzare piu' di 4 gigabyte, e questo e' molto comune.

Quanto ai dati grezzi, gia' non si sentiva il bisogno di memorizzare numeri da 64 bit, motivo per cui nei i compilatori C e C++ a 64 bit la dimensione di int e long e' rimasta a 32 bit, figuriamoci 128.

Secondo me con l'ampiezza del bus siamo arrivati, non serve altro. Il prossimo passo sono le macchine non deterministiche (i computer quantistici).

[tomminno]

Se non ricordo male già dalle CPU Intel Pentium Pro (1995), fisicamente i registri dati erano una decina invece dei soli 4 previsti dall'ISA X86 i quali venivano rimappati dinamicamente tramite Register Ranaming.
La micro-architettura P6 è sempre alla base dei Core di oggi.

[fano]

Comunque dai non sono 4, ma ben 8!
http://www.cs.virginia.edu/~evans/cs216/guides/x86.html

OK ESP e EBP di fatto non si possono usare se non per tenere puntatori allo stack, ma è leggermente meglio... certo se pensiamo che ci sono architetture che hanno 32 o 64 registri c'è da piangere

Forse in parte OT, ma questo è un proof of concept di come potrebbe essere la CPU del futuro:
http://forwardcom.info/#introduction

[thimoned]

Ho core I7 di 6 ° generazione, funziona alla grande.

[tomminno]

Originariamente inviato da fano

Comunque dai non sono 4, ma ben 8!
http://www.cs.virginia.edu/~evans/cs216/guides/x86.html

OK ESP e EBP di fatto non si possono usare se non per tenere puntatori allo stack, ma è leggermente meglio... certo se pensiamo che ci sono architetture che hanno 32 o 64 registri c'è da piangere

Forse in parte OT, ma questo è un proof of concept di come potrebbe essere la CPU del futuro:
http://forwardcom.info/#introduction

Si io parlavo di registri per i dati, quelli per X86 ed evoluzioni varie sono 4 non si scappa
Sinceramente non so quanti ne abbiano fisicamente i nuovi Core, sarebbe un dato interessante per capire gli sviluppi della microarchitettura negli ultimi 20 anni.

[ingframin]

Originariamente inviato da fano

Forse in parte OT, ma questo è un proof of concept di come potrebbe essere la CPU del futuro:
http://forwardcom.info/#introduction

La cosa che mi fa sorridere è che in tutte queste discussioni sulle CPU del futuro non si vede mai una riga di Verilog o di VHDL o niente che riguarda límplementazione vera e propria...
C'è un motivo per cui l'8086 a suo tempo fu implementato in quel modo, non è che alla Intel erano un gruppo di fessi.

Scrivere l'ISA del futuro su un sito web è molto semplice, ma poi trasformarla in un microprocessore non lo è affatto!

Forse il tipo, prima di pensare al formato dei file binari, dovrebbe capire quali sono le limitazioni pratiche di quello che propone.
Tipo l'indicizzazione degli array a rovescio con 4 elementi in parallelo e la gestione del caso di lunghezza non multipla di 4 che è a metà della pagina.
Contare gli elementi 1 a 1 comporta l'uso di un contatore a n-bit come indice del decoder di linea.
Andare a saltelli come vuol fare lui comporta un bus molto più largo e una circuiteria di controllo molto più complessa.

[fano]

Originariamente inviato da ingframin

La cosa che mi fa sorridere è che in tutte queste discussioni sulle CPU del futuro non si vede mai una riga di Verilog o di VHDL o niente che riguarda límplementazione vera e propria...

Beh l'intenzione di fare una versione su FPGA c'è poi vedremo se mai ci sarà e come andrà l'idea di avere una ISA standard e open source di sicuro non è male vedremo come andrà a finire.

Originariamente inviato da ingframin

C'è un motivo per cui l'8086 a suo tempo fu implementato in quel modo, non è che alla Intel erano un gruppo di fessi.

In realtà Intel stessa sapeva che l'architettura x86 non era venuta e secondo la loro roadmap non avrebbe MAI dovuto esistere un 486, ma questo:

https://en.wikipedia.org/wiki/Intel_iAPX_432

il loro problema è che aveva reso 8086 retro-compatibile con 8080 e quindi anche il processore a 32 bit avrebbe dovuto essere retro-compatibile con quello a 16 bit o la gente... beh non lo comprava!
... e infatti iApx 432 non se lo è ca*ato nessuno e Intel è stata costretta a rilasciare 486 di tutta fretta patchando un processore a 16 Bit per diventare a 32 bit!
Quando hai un road map e diventa un colossale fallimento non è c'è da ridere devi tirar fuori qualcosa in fretta o IBM va da qualcun altro
Non vorrei mai essere stato nei panni di quei poveracci che avevano credo la CPU del futuro e saranno stati licenziati tutti... in tronco!

La storia si è ripetuta quasi 30 anni dopo con Itanium che doveva spaccare il mondo (e io l'ISA me la sono studiata era 100 volte meglio di x86!), ma la compatibilità con x86 era una chiavica (roba tipo Pentium 1 quando in giro c'erano già i Pentium 3!) e quindi nessuno se lo è filato e stavolta è andata peggio Intel ha puntato i piedi e AMD ha accrocchiato x64 al posto ed Intel è stata costretta a chiedere i "sorgenti" al nemico... chissà come ci hanno patito.

Originariamente inviato da ingframin

Scrivere l'ISA del futuro su un sito web è molto semplice, ma poi trasformarla in un microprocessore non lo è affatto!

Forse il tipo, prima di pensare al formato dei file binari, dovrebbe capire quali sono le limitazioni pratiche di quello che propone.

Quella parte devo dire non l'ho capita nemmeno io va bene definire l'ISA, ma l'ABI forse è un po' troppo quello è compito del Sistamo Operativo definirla...
Cosmos userà probabilmente il formato PEXE (quello di Windows per far la semplice) io "ELF" non lo tocco nemmeno con un palo lungo venti metri

Originariamente inviato da ingframin

Tipo l'indicizzazione degli array a rovescio con 4 elementi in parallelo e la gestione del caso di lunghezza non multipla di 4 che è a metà della pagina.
Contare gli elementi 1 a 1 comporta l'uso di un contatore a n-bit come indice del decoder di linea.
Andare a saltelli come vuol fare lui comporta un bus molto più largo e una circuiteria di controllo molto più complessa.

A me la persona per quanto riguarda i calcoli vettoriali sembra abbastanza preparata:
http://www.agner.org/optimize/#vectorclass

comunque se vuoi chiedere direttamente a lui come ha intenzione di risolvere questo problema non ti resta che chiederglielo:
http://www.agner.org/optimize/blog/read.php?i=634

[domenico88]

Originariamente inviato da thimoned

Ho core I7 di 6 ° generazione, funziona alla grande.

You win

[WarDuck]

Originariamente inviato da fano

Diciamolo pure apertamente è probabilmente la peggiore architettura di CPU sul mercato (pochi registri, instruction set che contiene migliaia di istruzioni, "pacioccato" alla c*zzo di cane negli anni per aggiungere nuove funzionalità...) purtroppo quello che l'ha fatta sopravvivere era la retro compatibilità che ha fatto sì che archittetture migliori sia di altri (come RISC appunto) che di Intel stessa (come Itanium) non riuscirono mai ad affermarsi perché non erano appunto retro compatibili con x86!

Solo oggi con i cellulari / tablet ARM inizia ad avere qualche chanche...

Sicuramente è la meno "elegante".

Ma è quella che ha le implementazioni più performanti nel calcolo general purpose. E nell'ultimo periodo possiamo anche affermare che i processori x86 se la battono in efficienza (se parliamo di performance per watt) con i processori basati su ARM.

Il problema di Itanium leggendo la storia è stato principalmente la difficoltà nel fare compilatori ottimizzanti per questa architettura.

Purtroppo non basta l'eleganza di una architettura per rendere le implementazioni performanti e/o ben supportate, bisogna considerare anche la disponibilità e l'efficacia dei tool di sviluppo.

[tomminno]

Itanium non è mai stata pensata come architettura mainstream. Una CPU costa(va) anche 9000$. Caso mai poteva essere un concorrente per Power. Ma con X86 ormai perennemente presente nella TOP500 a che serve un'architettura teoricamente migliore? Quasi nessun utilizzo necessita di qualcosa che vada oltre le capacità attuali dell'architettura X86.
L'unico settore è il basso consumo, ma ce la vorrei vedere una versione a basso consumo di Itanium...

[71106]

Originariamente inviato da tomminno

Itanium non è mai stata pensata come architettura mainstream. Una CPU costa(va) anche 9000$. Caso mai poteva essere un concorrente per Power. Ma con X86 ormai perennemente presente nella TOP500 a che serve un'architettura teoricamente migliore? Quasi nessun utilizzo necessita di qualcosa che vada oltre le capacità attuali dell'architettura X86.
L'unico settore è il basso consumo, ma ce la vorrei vedere una versione a basso consumo di Itanium...

Quindi stai dicendo che mentre il mondo aveva bisogno di un'architettura a 64 bit e AMD ne sviluppava una, Intel... faceva altro.

Ho difficolta' a crederlo, secondo me gli obiettivi iniziali di Itanium erano diversi.

[pabloski]

Originariamente inviato da WarDuck

Ma è quella che ha le implementazioni più performanti nel calcolo general purpose. E nell'ultimo periodo possiamo anche affermare che i processori x86 se la battono in efficienza (se parliamo di performance per watt) con i processori basati su ARM.

C'e' da vedere. Intel ha rimaneggiato a turno: il nanometro "bidone", il TDP ( poi ha tirato fuori il SDP ). E considera che i confronti attuali vengono fatti tra CPU x86 che usa FinFET e CPU ARM che non lo usano! Vedremo prossimamente con i nuovi SoC server di Cavium, Applied Micro, Qualcomm, Phytium e compagnia, come si metteranno le cose.

Se tanto mi da' tanto, il fatto che Intel si sia ritirata dal mercato mobile, la dice lunga...