cache..

[Lio86]

sapete dirmi a ke serve la cache di terzo livello all interno dei processori?
x i desktop ricordo solo ke un p4 478EE ne aveva 2MB....mi ricordo anke ke andava molto forte....
come mai nessuna cpu ne è dotata?

[isd88]

Originariamente inviato da Lio86

sapete dirmi a ke serve la cache di terzo livello all interno dei processori?
x i desktop ricordo solo ke un p4 478EE ne aveva 2MB....mi ricordo anke ke andava molto forte....
come mai nessuna cpu ne è dotata?

se ti ricordi che un p4 andava forte vuol dire che ricordi male. cmq la cache è una memoria veloce a transistor che è indicata per mantenere in memoria dati senza bisogno di refresh e quindi consumando relativamente poco e producendo poco calore.

Tutti i processori x86 oggi in commercio hanno 2 o piu tipi di cache: una di primo livello che va ad una velocità mostruosa e lavora alla frequenza del processore e ad esempio nel mio p4 nortwood ha una latenza (tempo necessario per prendere i dati) di 3 cicli di clock o giu di li mentre la cache di secondo livello è piu lenta, ci accede la cache L1 e prende i dati dalla ram. Questa è molto variabile dai 128kb di alcuni sempron ai 4 mega del conroe e di alcuni xeon, e ce ne sono molti tipi. Il mio p4 ne ha 512 k e ha una latenza di 23 cicli di clock. Puo sembrare un valore molto alto se confrontato a quello delle ram in comemrcio (le mie ddr vanno a 2,5 2 2 5 a 300 mhz) ma ricorda che vanno ad una velocità anche 10 volte superiore. Alcuni processori (xeon , itanium, risc ad alte prestazioni) hanno un'ulteriore cache chiamata di terzo livello (L3) che però non sempre è utile visto che ha una latenza poco inferiore a quella della ram.

Il processore riempie la cache secondo alcune logiche: all'interno del core è presente una o piu unità che chiedono in anticipo i dati alle memorie superiori secondo alcuno algoritmi detti di branch prediction che funzionano con una logica abbastanza semplice: se il processore ha acceduto (si dice cosi?) ad una riga di memoria probabilmente presto avra bisogno dei dati contenuti nelle righe adiacenti cosi le sposta dalal ram alla cache L2, qui un algoritmo simile cerca di prevedere le richieste del processore prendendo in anticipo i dati dalal cache L2 e portandoli nella L1. il processore accede direttamente alla cache L1.

Ci sono 2 tipi di architetture che si diversificano per il tipo di cache, ti interessa?

[heavymetalforever]

Ottima spiegazione, continua

[Lio86]

Originariamente inviato da isd88

se ti ricordi che un p4 andava forte vuol dire che ricordi male. cmq la cache è una memoria veloce a transistor che è indicata per mantenere in memoria dati senza bisogno di refresh e quindi consumando relativamente poco e producendo poco calore.

Tutti i processori x86 oggi in commercio hanno 2 o piu tipi di cache: una di primo livello che va ad una velocità mostruosa e lavora alla frequenza del processore e ad esempio nel mio p4 nortwood ha una latenza (tempo necessario per prendere i dati) di 3 cicli di clock o giu di li mentre la cache di secondo livello è piu lenta, ci accede la cache L1 e prende i dati dalla ram. Questa è molto variabile dai 128kb di alcuni sempron ai 4 mega del conroe e di alcuni xeon, e ce ne sono molti tipi. Il mio p4 ne ha 512 k e ha una latenza di 23 cicli di clock. Puo sembrare un valore molto alto se confrontato a quello delle ram in comemrcio (le mie ddr vanno a 2,5 2 2 5 a 300 mhz) ma ricorda che vanno ad una velocità anche 10 volte superiore. Alcuni processori (xeon , itanium, risc ad alte prestazioni) hanno un'ulteriore cache chiamata di terzo livello (L3) che però non sempre è utile visto che ha una latenza poco inferiore a quella della ram.

Il processore riempie la cache secondo alcune logiche: all'interno del core è presente una o piu unità che chiedono in anticipo i dati alle memorie superiori secondo alcuno algoritmi detti di branch prediction che funzionano con una logica abbastanza semplice: se il processore ha acceduto (si dice cosi?) ad una riga di memoria probabilmente presto avra bisogno dei dati contenuti nelle righe adiacenti cosi le sposta dalal ram alla cache L2, qui un algoritmo simile cerca di prevedere le richieste del processore prendendo in anticipo i dati dalal cache L2 e portandoli nella L1. il processore accede direttamente alla cache L1.

Ci sono 2 tipi di architetture che si diversificano per il tipo di cache, ti interessa?

si minteresserebbe molto...
inoltre ti ringrazio x la spiegazione
x quanto riguarda il p4 ke dicevo io intendevo dire ke andava forte rispetto ad altri p4 a parità di Mhz quindi pensavo ke dipendesse dal terzo livello di cache

[isd88]

allora vedo che l argomento interessa quindi continuo.

Ci sono 2 architetture : quella detta Von Neumann e quella Harvard. nella prima dati e istruzioni convivono nella stessa memoria ed è molto semplice perchè c'è una sola cache da gestire e permette d i fare codice automodificante, mentre la seconda utilizza una cache per i dati ed una per le istruzioni. Quest ultima è piu veloce perchè permette di accedere contemporaneamente a dati e istruzioni. è una struttura molto usata nei processori che devono gestire dati in realtime come i dsp.

Quando il processore non trova un dato nella cache L1 (generalmente è molto piccola, specialmente nei p4) lo va a perendere nella L2 e così via. Queste situazioni rallentano di decind ed volte il processore che deve tornare indietro nella pipline finchè non ha a disposizione il dato. Senza algoritmi di branch prediction le cpu i oggi sarebbero poco piu veloci di un 386 e quindi dall'efficenza di questi deriva la velocità della cpu.

Oltre che dalla lunghezza della pipeline, la maggiore efficenza degli athlon di oggi (circa doppia in alcuni ambiti) rispetto ai p4 deriva anche dalla presenza di una cache L1 piu estesa nei processori di amd. Questa scelta aumenta le prestazioni ma peggiora la resa produttiva perchè l'alta velocità della cache L1 necessita di uno stampaggio perfetto.

[ltmlmotig]

Originariamente inviato da isd88

se ti ricordi che un p4 andava forte vuol dire che ricordi male.

Guarda che i Northwood erano molto meglio degli AXP.. quel pentium EE era la migliore cpu per gaming allora, si parla di un paio di anni fa.

Originariamente inviato da isd88

(le mie ddr vanno a 2,5 2 2 5 a 300 mhz)

Ammazza, che ram sono? ma sei sicuro? sarebbero 600MHz effettivi? sono molto bassi come timings, strano che ti facciano tenere TRCD a 2

[isd88]

Originariamente inviato da ltmlmotig

Guarda che i Northwood erano molto meglio degli AXP.. quel pentium EE era la migliore cpu per gaming allora, si parla di un paio di anni fa.

Ammazza, che ram sono? ma sei sicuro? sarebbero 600MHz effettivi? sono molto bassi come timings, strano che ti facciano tenere TRCD a 2

i northwood nn erano x nient emeglio dei xp, per lo meno a parità di frequenza. al mio p4 NW fanno il xp 3000+ cn grafica integrata.

cmq sn 150 mhz (300 reali), non 300 (600 reali),e ciò che mi stupisce è che sn nobrand

[ltmlmotig]

beh grazie a parità di frequenza, ma gli intel stavano molto più su in confronto ad adesso, mi pare che ci fosse un EE a 3.4 GHz mentre gli intel erano ancora al 2400+ ... o simili... quindi..

Cmq non ho capito, sei a 600MHz o a 300?? se sono no brand non credo sia possibile che ti facciano 300*2 2.5-2-2-5, manco chuck norris

[isd88]

Originariamente inviato da ltmlmotig

beh grazie a parità di frequenza, ma gli intel stavano molto più su in confronto ad adesso, mi pare che ci fosse un EE a 3.4 GHz mentre gli intel erano ancora al 2400+ ... o simili... quindi..

Cmq non ho capito, sei a 600MHz o a 300?? se sono no brand non credo sia possibile che ti facciano 300*2 2.5-2-2-5, manco chuck norris

le ram sono 150 mhz doppio fronte quindi 300 mhz. pc 2100 erano una volta

edit: o controllato, le mie ram vanno a 2.0 2 2 5 a 150 mhz (300 equivalenti), quando dovrebbero andare a 2.5 3 3 8 a 133 (266 eq)

[isd88]

fatevi 2 risate va, mi è spuntata la cache di 3° livello nel mio northwood che fino alla settimana scorsa ne aveva sl 2 di livelli. Magari se aspetto diventa dualcore

ecco il link http://it.geocities.com/t630net/cache.JPG

[Lio86]

Originariamente inviato da isd88

fatevi 2 risate va, mi è spuntata la cache di 3° livello nel mio northwood che fino alla settimana scorsa ne aveva sl 2 di livelli. Magari se aspetto diventa dualcore

ecco il link http://it.geocities.com/t630net/cache.JPG

magari passa alla rete neurale e diventa + intelligente di noi

tornando alla realtà è vero: allora i p4 NW erano molto + comparabili agli AXP rispetto ad oggi
ci stava il pentium4 extreme ediction al 3.7ghz se non erro ke era imbattibile x quella generazione aveva mezzo megabyte di cache di secondo livello e 2mb di terzo....è dal prescott ke i p4 hanno cominciato a perdere colpi su colpi ed ora le cpu amd sn quasi imbattibili su tutti i fronti

[piottocentino]

Originariamente inviato da Lio86

ci stava il pentium4 extreme ediction al 3.7ghz se non erro

il 3.73ghz EE è su 775

[NoLimit]

Una correzione.

Quando la CPU cerca un dato lo cerca sempre in L1, se non lo trova si ha un cache miss e allora il gestore della memoria cerca in L2 il dato, se lo trova lo scrive in L1 e la CPU lo legge da li.

Questo perchè la gerarchia di memoria permette comunicazioni solo su livelli attigui della gerarchia.
quindi REGISTRI <-> L1 <-> L2 ma non REGISTRI <-> L2

Quindi il Cache miss provoca una "penalità" che consiste nell'accedere alla L2, cercare il dato e caricarlo in L1 e rileggerlo. Per questo i salti condzionati sono così dannosi.

Poi ci sono tanti altri parametri, tipo le cache inclusive o esclusive, oppure l'associatività della cache, che permette di associare un dato in cache a una locazione di memoria ben definita.

Infine il bilanciamento e il dimensionamento della cache, parametri fisici che la definiscono, tipo con che tecnologia, con che dimensione e con quale associatività (ne esistono 3 tipi), con che frequenza lavora, quanti livelli.

Nel P4EE avevano messo un terzo livello ampio per compensare la differenza velocistica tra processore e memoria. A + di 3 Ghz accedere alla memoria di sistema significa sprecare anche centinaia di cicli di clock, e quindi un inefficenza mostruosa, introdurre un L3 significa inserire ulteriori latenze, ma allo stesso tempo significa avere un ulteriore livello veloce, e + ampio, di memoria per il codice, cosa che permette di aumentare le prestazioni e diminuire i cache miss che dalla L123 costringerebbero alla memoria centrale.

Attualmente non ha senso un L3, perchè le L2 raggiungono i 2MB (in proci commerciali) e quindi sarebbe probabilmente un aumento di costo per migliorare non sensibilmente le prestazioni.

Solo con CPU multicore a L2 condivisa e con l'avvento di codice a 64 bit aumentare la cache porterà ulteriori benefici, escludendo cambiamenti strutturali come pipeline ancora più lunghe del P4 ecc..

Comunque la struttura e la getione della cache è un argomento complesso e molto esteso, se hai occasione cerca un buon testo o articoli online.

[Lio86]

Originariamente inviato da NoLimit

Una correzione.

Quando la CPU cerca un dato lo cerca sempre in L1, se non lo trova si ha un cache miss e allora il gestore della memoria cerca in L2 il dato, se lo trova lo scrive in L1 e la CPU lo legge da li.

Questo perchè la gerarchia di memoria permette comunicazioni solo su livelli attigui della gerarchia.
quindi REGISTRI <-> L1 <-> L2 ma non REGISTRI <-> L2

Quindi il Cache miss provoca una "penalità" che consiste nell'accedere alla L2, cercare il dato e caricarlo in L1 e rileggerlo. Per questo i salti condzionati sono così dannosi.

Poi ci sono tanti altri parametri, tipo le cache inclusive o esclusive, oppure l'associatività della cache, che permette di associare un dato in cache a una locazione di memoria ben definita.

Infine il bilanciamento e il dimensionamento della cache, parametri fisici che la definiscono, tipo con che tecnologia, con che dimensione e con quale associatività (ne esistono 3 tipi), con che frequenza lavora, quanti livelli.

Nel P4EE avevano messo un terzo livello ampio per compensare la differenza velocistica tra processore e memoria. A + di 3 Ghz accedere alla memoria di sistema significa sprecare anche centinaia di cicli di clock, e quindi un inefficenza mostruosa, introdurre un L3 significa inserire ulteriori latenze, ma allo stesso tempo significa avere un ulteriore livello veloce, e + ampio, di memoria per il codice, cosa che permette di aumentare le prestazioni e diminuire i cache miss che dalla L123 costringerebbero alla memoria centrale.

Attualmente non ha senso un L3, perchè le L2 raggiungono i 2MB (in proci commerciali) e quindi sarebbe probabilmente un aumento di costo per migliorare non sensibilmente le prestazioni.

Solo con CPU multicore a L2 condivisa e con l'avvento di codice a 64 bit aumentare la cache porterà ulteriori benefici, escludendo cambiamenti strutturali come pipeline ancora più lunghe del P4 ecc..

Comunque la struttura e la getione della cache è un argomento complesso e molto esteso, se hai occasione cerca un buon testo o articoli online.

si è vero forse non era a 3.7ghz sto cercando nella sesione articoli storici sto cercando di recuperare un articolo cmq grazie per le precisazioni

[Lio86]

trovato!!!
era un p4 con core gallatin a 3.4ghz
http://www.hwupgrade.it/articoli/cpu/971/2.html qui cè l articolo

[darklord77]

il procio che ho in sign è un Gallatin 3,2EE@3,6

ho avuto pure un nortwood 3,2...ti posso dire che la differenza di prestazioni, a livello gaming ed editing video, la si sente bene.

come cpu è fantastica,

L1 8kb
L2 512kb
L3 2Mb

stadi pipeline come il northwood e quindi più corti del prescott... più efficente ma meno overclokkabile del prescott per via del suo processo produttivo a 0,13

come temperatura con lo zalman 7700cu e in overclock.. 28 gradi in idle, e 38 in full load.

consumo in idle del mio sistema..199 watt..ful load 275 watt

era una cpu marketing nata per contrastare l'FX51...e c'è riuscita.

il suo punto debole risiedeva nel prezzo...sui 1000 euro!! una follia.

su socket 478 sono uscite le versioni 3,2Ghz e l'anno dopo la 3,4Ghz
poi INtel ha introdotto l'architettura prescott e il socket 775 e son usciti 3,43ghz e il 3,7ghz..e relativamente con istruzione SS3 ed con il 3,7ghz em64t

diciamo che il passaggio dal mio vetusto p3 800mhz a questa rara cpu l'ho sentito eccome.

[isd88]

Originariamente inviato da NoLimit

Una correzione.

Quando la CPU cerca un dato lo cerca sempre in L1, se non lo trova si ha un cache miss e allora il gestore della memoria cerca in L2 il dato, se lo trova lo scrive in L1 e la CPU lo legge da li.

Questo perchè la gerarchia di memoria permette comunicazioni solo su livelli attigui della gerarchia.
quindi REGISTRI <-> L1 <-> L2 ma non REGISTRI <-> L2

è quello che tentavo di dire io. infatti "Quando il processore non trova un dato nella cache L1 (generalmente è molto piccola, specialmente nei p4) lo va a perendere nella L2 e così via. Queste situazioni rallentano di decind ed volte il processore che deve tornare indietro nella pipline finchè non ha a disposizione il dato. Senza algoritmi di branch prediction le cpu i oggi sarebbero poco piu veloci di un 386 e quindi dall'efficenza di questi deriva la velocità della cpu." nella l2 e cos' via significa che se nn lo trova nella L2,questa va alla ram. comq grazie x la precisazione

Poi ci sono tanti altri parametri, tipo le cache inclusive o esclusive, oppure l'associatività della cache, che permette di associare un dato in cache a una locazione di memoria ben definita.

gia che c sn continuo:

Ci sono diversi tipi di cache: associativa, a mappa diretta, associativa ad insiemi... ma le piu importanti sn kueste

cache associativa: ogni linea di cache (che cotiene piu d una dword, ad esempio nel 486 ne conteneva 4, nel p6 8) è corredato da un tag che indica l'esatto punto in cui è il dato nella ram. Questa cache ha una percentuale di hit molto alta perchè contiene piu dati vicini che probabilmente sono necessari al processore.lo svataggio principale è che circa il 10% del (gia poco ) spazio è riservato ai tag.

cache a mappa diretta: la memoria centrale è divisa in settori in egual numero d quanti ne è composta la cache. Quindi ogni settore (trallaltro parola inventata da me e nn so se è giusta) puo contenere una linea tra quelle del suo settore d competenza nella ram. Questa cache è molto veloce ma ha un cache hit basso xke non puo contenere molte righe contigue.

Una via di mezzo tra i due tipi è la cache associativa ad insiemi. per farla breve è come se fossero piu cache associative ognuna delle quali si occupa d una parte della memoria centrale. Ha il vantaggio dell' elevato hit rate della associativa e la velocità della cache a mappa diretta. se c o voja dopo vi parlo delle tipoligie d crittura della cache (write through e back)

Il fatto della cache L3 sui p4 EE deriva dal fatto che quei processori non sono P4 ma Xeon con piedinatura dei P4 e si portno dietro kuelle tecnologie tipiche dei processori server come cache di L3 etc etc

[Lio86]

Originariamente inviato da isd88

Il fatto della cache L3 sui p4 EE deriva dal fatto che quei processori non sono P4 ma Xeon con piedinatura dei P4 e si portno dietro kuelle tecnologie tipiche dei processori server come cache di L3 etc etc

bene ci rifilano cpu taroccate!

da quanto ho letto in questa discussione posso dedurre ke il funzionamento dei processori è molto ma molto + complesso di quello ke sembra

[isd88]

Originariamente inviato da Lio86

bene ci rifilano cpu taroccate!

da quanto ho letto in questa discussione posso dedurre ke il funzionamento dei processori è molto ma molto + complesso di quello ke sembra

l'intel non sapeva che inventarsi per sopperire alla schifezza delle sue cpu. Se nn faceva prescott c avrebbe rifilato una itanium dualcore magari...chiamato Pentium 4 EE ES SE (super ediction) UP (ultra power) XP (eXtreme power) UB (universal binary, nn so che c entra ma suona figo) AI (artificial intelligence) BP (bipower) UM (unlocked multiplier) SP (super performance) SP (service pack) a 10 ghz

Pentium 4 EE ES SE UP XP UB AI BP UM SP SP su slot 1 10 ghz € 14.000 per lotti da 1000 pezzi

[NoLimit]

Il funzionamento di una cpu è estremamente complesso.

La cache e la sua gestione sono una delle parti più complesse e critiche.

Io comunque non direi che quel Pentium 4 EE fosse una fregatura. All'epoca ha dimostrato di essere un ottimo prodotto, certo a un prezzo esagerato, ma quale CPU di punta di ieri, di oggi o di domani non ha avuto, ha o avrà un prezzo esagerato?