[Thread Ufficiale V4.0] AMD K10 Phenom2/Athlon2: L'era dei 45nm AMD!

[Snake156]

edit....doppio post

[Snake156]

Originariamente inviato da capitan_crasy

Perchè mai AMD dovrebbe fare un paper lanch su una CPU che ufficialmente non è ancora stata annunciata la data d'uscita?

per creare aspettativa e corsa all'acquisto non appena saranno disponibili, vedo caso 58xx (ovviamente li non è stato fatto di proposito)
sul prezzo si sa nulla?

[capitan_crasy]

Originariamente inviato da Snake156

per creare aspettativa e corsa all'acquisto non appena saranno disponibili, vedo caso 58xx (ovviamente li non è stato fatto di proposito)
sul prezzo si sa nulla?

no...
E' ancora troppo presto...

[papafoxtrot]

Originariamente inviato da capitan_crasy

Le versioni Phenom2 X3 e X2 come gli Athlon2 X3 sono CPU con core e cache realmente fallate; AMD non fa altro che recuperare tali CPU destinate altrimenti a solte peggiore.
L'Athlon2 X2 è figlio del primo progetto Fusion (CPU+IGP DX10 montate sullo stesso package) poi cancellato; inoltre ad AMD serviva una CPU dual core in grado di raggiungere consumi molto bassi anche per il mercato mobile...

No. Gli Athlon sono CPU prive di cache L3. Anche se una parte di athlon II x4 (e X3) sia ottenuta prendendo CPU col core deneb con cache fallata.
Ma per la maggior parte gli athlon II x4 hanno core propus, con 4 core con cache L2 e privo di L3 fisicamente... e infatti è grande metà dei core deneb.
Allo stesso modo gli athlon II x2 hanno il loro bravo silicio dual core vero e proprio e senza L3,m ma con 1MB di L2 per core. Questi non possono infatti derivare da Deneb per disattivazione di dache L3 e due core.

AMD li ha fatti perché le rese sui core deneb ormai erano alti e doveva castrare molte cpu in realtà buone per vendere dei dual e dei triple core... Quel metodo di riciclaggio è buono quando le rese sono basse o quando è alternativo alla produzione di veri e propri processori inferiori... se produci solo quad core e poi devi vendere tanti dual, e contemporaneamente hai rese normali... va a finire che ci rimetti....

Per cui dovendo fare dei quad core economici amd ha fatto un core propus senza l3 ed economico da produrre. Dovendo fare dei dual core ha lasciato il core deneb solo alla fascia più alta, mentre per la fascia bassa ha fatto il core nuovo.
E dovendo fare dei triple core... va bene recuperare i deneb fallati, ma se devo castrare una CPU che invece è buona, meglio se castro una CPU economica come li athlon II X4... piuttosto che un deneb che costa un sacco di soldi in più... Per cui sta via via togliendo i phenom II x3, sostituendoli con gli athlon II x3, dei quali qualcuno èuò essere ottenuto dai phenom II x4 con un core fallato...
Ha tolto i phenom II x4 810, sostituiti con gli athlon II x4, dei quali eventualmente qualcuno è ottenuto dai phenom disattivando la cache fallata.... E i phenom II X2 li ha ridotti alla fascia più alta, così da dover castrare un numero irrisorio di CPU buone e nel contempo recuperare quelle fallate... E per il resto ha fatto gli athlon II.


Per gli stessi motivi per me è impossibile che amd si metta a derivare gli X4 dagli X6... Magari recupererà gli X6 non funzionanti disattivandogli due core e vendendoli assieme agli altri X4. Ma la maggior parte dei core zosma sarà sempre un vero quad core.
Perché AMD venderà più X4 che X6... e quindi produrre tutti X6 per poi castrarne la maggior parte (in una linea ben avviata la maggior parte delle CPU esce giusta, non fallata) sarebbe il festival dello spreco...

[paolo.oliva2]

Originariamente inviato da bjt2

Il socket sarà ancora l'AM3+ e quindi ci sarà una sola tensione per tutti i core. Per i difetti dello scheduler di windows (per cui non c'è soluzione, ad eccezione del core parking di seven) ormai sappiamo che il clock nei C3 va di pari passo per tutti i core e quindi gli altri core non stanno a 800 MHz. Inoltre AMD non riesce a spegnere efficacemente gli altri core come fa INTEL. 3.2 GHz per 6 core di cui uno a pieno regime e gli altri a girarsi i pollici credo che sia comunque un bel consumo. Perchè si hanno 6 core che "bruciano" leakage (e in questo HKMG avrebbe aiutato perchè avrebbe consentito di tenere il Vcore più basso: infatti Intel ce l'ha più basso) e uno che brucia anche potenza dinamica. INTEL ha anche lo spegnimento fisico dei core, perchè viene tagliato clock e alimentazione... Quindi quel 3.6 Ghz potrebbe anche essere massimo, nel modello di punta.

Ah, ok, pensavo che il Thuban avesse il Vcore indipendente, invece no. Quindi se c'è un risparmio non è a livello di logica ma solo a livello di step silicio.

Però, comunque, se io con un C2 gli do' anche 1,8V ma mi rimane in idle, anche a 3,9GHz senza usare C&Q/K10Stat, le temp sono pressoché le stesse che a 800MHz/0,8V.

Però... per me rimane un fatto: il leakage basso permette comunque di aumentare il numero di core (trovando il giusto compromesso tra Vcore e numero dei core nel TDP) contrariamente alle possibilità Intel.

Ti ricordi quando ho fatto lavorare il 940 a 0,9V 2GHz (o 2,4GHz) sotto carico?
Cioè, per assurdo, se io in un procio ci stecco 30 core e li faccio lavorare a 2GHz con 1V Vcore, per via del leakage basso potrei comunque stare sotto ai 125W TDP.
Per me AMD nel D2 ha cercato di arrivare al clock più alto possibile per sfornare degli esa che comunque avessero un clock simile ai quad

[paolo.oliva2]

Originariamente inviato da papafoxtrot

...Per gli stessi motivi per me è impossibile che amd si metta a derivare gli X4 dagli X6... Magari recupererà gli X6 non funzionanti disattivandogli due core e vendendoli assieme agli altri X4. Ma la maggior parte dei core zosma sarà sempre un vero quad core.
Perché AMD venderà più X4 che X6... e quindi produrre tutti X6 per poi castrarne la maggior parte (in una linea ben avviata la maggior parte delle CPU esce giusta, non fallata) sarebbe il festival dello spreco...

Io quoto... anche perché se così non fosse avremmo in listino anche degli X5, perché non credo che se un core non vada AMD è costretta a segarne un altro funzionante (X3 insegnano).

E poi... in fin dei conti il Thuban è un D2 (almeno) ed è la prosecuzione del D0 (che ormai ha 1 anno di vita), quindi reputerei che l'evoluzione dello step abbia come scopo frequenze più alte a minor Vcore ed ottimizzazione di produzione e quindi con un minor scarto possibile sia verso il D0 che verso i C2/C3.

[paolo.oliva2]

@Capitano.

Leggendo quelle slide, sembrerebbe che AMD consegni i sample esa ad aprile ai produttori di mobo per realizzare i bios idonei per poi commercalizzare gli esa a fine aprile/maggio.

Mi sembra, non mi vorrei sbagliare, di aver sentito rumors che qualche esa già dai primi di sto mese era arrivato in oriente.

Potrebbe essere un depistaggio? Cioè... teoricamente l'uscita di nuove mobo è stata sempre accompagnata dall'uscita di nuovi proci ma mai con una distanza di tempo maggiore di 1 mese.
Quando uscì il 940/925 le mobo comparvero a dicembre ed, anzi, ricordo che la M3A78T dovetti acquistarla dagli USA perché non disponibile, quando uscì il 955 la M4A79T era in listino da 1-2 settimane, ora sembrerebbe che le mobo con SB8XX per febbraio saranno disponibili negli shop... e questo mi farebbe supporre che per i D2 non ci sia da aspettare 4-5 mesi.
Inoltre, quando uscì il 955 il 940 iniziò a calare di prezzo il mese precedente... ora il 965 sono già 2 settimane che è calato... non è troppo in anticipo visto che comunque Intel a parità di prestazioni non sta sicuramente facendo concorrenza di prezzi?

[papafoxtrot]

EDIT: sto studiando

Il leakage corrisponde alle correnti parassite o sbaglio? Ma non dovrebbe essere più basso per intel che usa HKMG?

[paolo.oliva2]

Originariamente inviato da papafoxtrot

Hem... che cos'è il leakage?

E' la "corrente" persa.

(Alla buona ) più il leakage è basso, meno corrente si perde e meno il procio dovrebbe consumare e scaldare.
Per questo per AMD è stato possibile realizzare sempre con il 45nm proci 6 core nativi e nello stesso pakage 8 core (2 X4) e 12 core (2 X6).

[Athlon 64 3000+]

Originariamente inviato da paolo.oliva2

@Capitano.

Leggendo quelle slide, sembrerebbe che AMD consegni i sample esa ad aprile ai produttori di mobo per realizzare i bios idonei per poi commercalizzare gli esa a fine aprile/maggio.

Mi sembra, non mi vorrei sbagliare, di aver sentito rumors che qualche esa già dai primi di sto mese era arrivato in oriente.

Potrebbe essere un depistaggio? Cioè... teoricamente l'uscita di nuove mobo è stata sempre accompagnata dall'uscita di nuovi proci ma mai con una distanza di tempo maggiore di 1 mese.
Quando uscì il 940/925 le mobo comparvero a dicembre ed, anzi, ricordo che la M3A78T dovetti acquistarla dagli USA perché non disponibile, quando uscì il 955 la M4A79T era in listino da 1-2 settimane, ora sembrerebbe che le mobo con SB8XX per febbraio saranno disponibili negli shop... e questo mi farebbe supporre che per i D2 non ci sia da aspettare 4-5 mesi.
Inoltre, quando uscì il 955 il 940 iniziò a calare di prezzo il mese precedente... ora il 965 sono già 2 settimane che è calato... non è troppo in anticipo visto che comunque Intel a parità di prestazioni non sta sicuramente facendo concorrenza di prezzi?

Sia le scheda madri con i chipset AMD 8xx che le cpu six core veranno presentati ad aprile e poi mi sembra di ricordare che il Capitano aveva detto che i primi sample dei Thuban sono stati inviati proprio questo mese.

[papafoxtrot]

Sto studiando, grazie paolo!
Dunque AMD avrebbe ottenuto transistor con leakage particolarmente basso...
Ma mi chiedo, l'HK di intel non dovrebbe servire proprio a questo? Mentre il metal gate dovrebbe servire a ridurre le tensioni di soglia, o sbaglio? Ho fatto confusione?

Mitica wikipedia

[capitan_crasy]

Originariamente inviato da papafoxtrot

No. Gli Athlon sono CPU prive di cache L3. Anche se una parte di athlon II x4 (e X3) sia ottenuta prendendo CPU col core deneb con cache fallata.
Ma per la maggior parte gli athlon II x4 hanno core propus, con 4 core con cache L2 e privo di L3 fisicamente... e infatti è grande metà dei core deneb.
Allo stesso modo gli athlon II x2 hanno il loro bravo silicio dual core vero e proprio e senza L3,m ma con 1MB di L2 per core. Questi non possono infatti derivare da Deneb per disattivazione di dache L3 e due core.

Credo che tu non abbia capito il mio post...
Comunque sono cose che sapevo già...

AMD li ha fatti perché le rese sui core deneb ormai erano alti e doveva castrare molte cpu in realtà buone per vendere dei dual e dei triple core... Quel metodo di riciclaggio è buono quando le rese sono basse o quando è alternativo alla produzione di veri e propri processori inferiori... se produci solo quad core e poi devi vendere tanti dual, e contemporaneamente hai rese normali... va a finire che ci rimetti....

Bisogna smetterla di pensare che AMD castra volontariamente le CPU perfettamente funzionanti per creare versioni X2 e X3...
Credi che sia conveniente buttare via il 20/25% dei core perfettamente funzionanti, per poi rivenderli ad un prezzo ancora più basso?
Si vede che AMD ha trovato il metodo di piantare sabbia e raccogliere CPU già belle che pronte..

Per cui dovendo fare dei quad core economici amd ha fatto un core propus senza l3 ed economico da produrre. Dovendo fare dei dual core ha lasciato il core deneb solo alla fascia più alta, mentre per la fascia bassa ha fatto il core nuovo.

Dimmi qualcosa che non so...

E dovendo fare dei triple core... va bene recuperare i deneb fallati, ma se devo castrare una CPU che invece è buona, meglio se castro una CPU economica come li athlon II X4... piuttosto che un deneb che costa un sacco di soldi in più... Per cui sta via via togliendo i phenom II x3, sostituendoli con gli athlon II x3, dei quali qualcuno èuò essere ottenuto dai phenom II x4 con un core fallato...

Certo...
Oppure non ci sono Phenom2 X3 C3 perchè forse non ci sono abbastanza Deneb con un core fallato?
Finchè ci saranno abbastanza Propus con un core fallata ci saranno gli Athlon2 X3...
Non mi sembra così difficile da capire...

Ha tolto i phenom II x4 810, sostituiti con gli athlon II x4, dei quali eventualmente qualcuno è ottenuto dai phenom disattivando la cache fallata....

Come sopra...
Non c'erano abbastanza deneb con cache L3 mezza difettosa, anche se ci sono voci di un possibile Phenom2 820 pronto per la vendita...

E i phenom II X2 li ha ridotti alla fascia più alta, così da dover castrare un numero irrisorio di CPU buone e nel contempo recuperare quelle fallate... E per il resto ha fatto gli athlon II.

Irrisorio?
Una CPU prodotta in volumi ha dei numeri tutt'altro che irrisori...
Tanto per la cronaca AMD vende le sue CPU mille alla volta...

Per gli stessi motivi per me è impossibile che amd si metta a derivare gli X4 dagli X6... Magari recupererà gli X6 non funzionanti disattivandogli due core e vendendoli assieme agli altri X4. Ma la maggior parte dei core Certo...
Oppure non ci sono Phenom2 X3 C3 perchè forse non ci sono abbastanza Deneb con un core fallato? sarà sempre un vero quad core.
Perché AMD venderà più X4 che X6... e quindi produrre tutti X6 per poi castrarne la maggior parte (in una linea ben avviata la maggior parte delle CPU esce giusta, non fallata) sarebbe il festival dello spreco...

Io veramente non capisco.
Castrare volontariamente il Deneb per ottenere dei X3 e X2 va bene, mentre castrare un X6 non è economicamente conveniente???

Comunque sia è da mesi che sostengo che AMD sta lavorando su un Quad core step D (core Zosma) e che il Six core Thuban non sia basato su Istanbul ma su Lisbon, la quale sarà la base dei core Magny Cours.

[-El-]

Originariamente inviato da papafoxtrot

Sto studiando, grazie paolo!
Dunque AMD avrebbe ottenuto transistor con leakage particolarmente basso...
Ma mi chiedo, l'HK di intel non dovrebbe servire proprio a questo? Mentre il metal gate dovrebbe servire a ridurre le tensioni di soglia, o sbaglio? Ho fatto confusione?

Mitica wikipedia

Esistono tante strade per raggiungere la stessa meta.. Intel ha dovuto implementare hkmg prima di amd perchè non usa il SOI, che consente a ques'ultima di avere correnti parassite 20 volte inferiori ad intel.
Per ulteriori spiegazioni Bjt2 saprà spiegarti meglio di me.

[paolo.oliva2]

Originariamente inviato da papafoxtrot

Sto studiando, grazie paolo!
Dunque AMD avrebbe ottenuto transistor con leakage particolarmente basso...
Ma mi chiedo, l'HK di intel non dovrebbe servire proprio a questo? Mentre il metal gate dovrebbe servire a ridurre le tensioni di soglia, o sbaglio? Ho fatto confusione?

Mitica wikipedia

Si, in pratica hai detto giusto, poi subentrano anche altre cose, come la litografia ad immersione che AMD usa ed Intel sul 45nm no.

Poi, comunque, a tutto questo ogni produttore interviene per migliorare i "lati negativi".
Praticamente Intel deve utilizzare l'HKMG perché con il leakage alto se non interviene per abbassare il Vcore avrebbe proci con TDP altissimi, come anche a livello progettuale, infatti, la logica ad esempio dei Core2 per il risparmio e lo spegnimento di parti è indubbiamente una spanna sopra quella AMD.

Poi lo vediamo anche nella pratica... ad esempio il Nehalem ha soglie di temperatura alte in confronto ad AMD. Vedere un Nehalem a 85° (anche a 100°) non deve stupire, mentre un AMD quando supera 65°/70° praticamente va in protezione e ti si spegne il PC.

Dal mio punto di vista, soggettivo, io preferisco ampiamente in OC un procio che mi scalda un casino e non posso andare oltre perché non posso smaltire il calore ad un procio "freddo" ma che non va oltre...

[capitan_crasy]

Originariamente inviato da Athlon 64 3000+

Sia le scheda madri con i chipset AMD 8xx che le cpu six core veranno presentati ad aprile e poi mi sembra di ricordare che il Capitano aveva detto che i primi sample dei Thuban sono stati inviati proprio questo mese.

Paolo ti rispondo quotando Athlon 64 3000+ aggiungendo che i sample in mano ai produttori di schede mamme sono i primi e quindi hanno utilità solamente per sviluppare i bios e provare le nuove schede mamme con i nuovi chipset; non ha caso in questi giorni abbiamo visto le prime schede con i nuovi chipset AMD.
I sample che rappresentano le CPU quasi definitive verranno consegnati a Marzo e la presentazione è sempre fissata per Aprile.

[papafoxtrot]

Capitano mi sa che proprio non ci stiamo capendo: il mio discorso è questo:
AMD non può permettersi di castrare CPU buone (o troppe cpu buone). E su questo siamo d'accordo.
Tuttavia succede che se mi domandano 50 dual core e 50 quad, e la mia line aproduce solo quad... e ottengo 80 quad buoni e 20 quad fallati che posso riutilizzare come dual, va a finire che mi tocca castrare dei quad in realtà funzionanti.

Infatti molti dei phenom II x2 e phenom II x3 sono sbloccabili a triple/quad core....

Questo volevo dire. E siccome era sconveniente AMD si è messa a produrre dei veri dual core e dei quad core economici. Non penso di dire cose che non sai, ma semplicemente questo mi serve a dire che allo stesso modo in cui AMD non produce solo quad deneb dai quali ricavare triple e dual, non può produrre esacore dai quali ricavare la produzione dei quad!!!

Per il numero irrisorio di dual non mi hai capito. Se io produco tutti i miei dual core a partire da quad core fallati e castrati succede che non ho abbastanza quad core fallati e mi tocca castrare dei quad funzionanti.
Allora AMD cosa ha fatto? Ha fatto il dual core athlon II x2 per la fascia medio-bassa, e nella fascia alta dei dual core tiene i soli phenom II x2 550/555.
Così i dual da produrre con core deneb sono inferiori, perché la domanda di dual core è vasta, ma la maggior parte finisce negli athlon... E con i "pochi" (certo pochi inteso relativamente all'intera produziopne di dual core) dual core di fascia alta che mi chiedono recupero i quad fallati.
In questo modo se produco 100 deneb e di questi sono pienamente funzionanti, mentre 20 hanno solo mettiamo due core funzionanti... Se ho una domanda di boh... 22 dual core phenom II io vendo 20 deneb fallati e solo due deneb buoni castrati. In questo senso quel 2 diventa irrisorio.

Certo sono cose che sai già e su cui non ci stiamo capendo, am se rileggi il mio discorso capisci bene che non volevo certo dire che coi quad si può fare... Anzi, intendevo proprio che non si può fare coi quad, e men che meno con i sei core, visto che la domanda di processori a 6 core sarà ancora inferiore.... Per cui non avrei certamente abbastanza CPU fallate da poter soddisfare la richiesta di quad, e dovrei vendere come quad un sacco di esa-core funzionanti... Per la felicità degli smanettoni che sbloccherebbero i due core.

Se come sembri dire tu tutti i dual core fossero ottenuti ricuperando cpu con core non funzionanti, e tutti i triple core recuperando CPU con un core solo funzionante, allora non si potrebbe MAI riattivare un core... Invece è chiaro come in AMD la domanda di triple/dual superi il numero di cpu fallate prodotte e così amd deve disattivare core buoni per vendere i dual/triple core...

Spero di aver spiegato meglio ciò che volevo dire. Ora se rileggi anche il discorso di prima capisci che il senso c'era tutto...


Ripeto che non volevo insegnarti niente, ma semplicemente far vedere come sia impossibile che i core zosma siano degli X6 con due core disattivati, anche se potrebbe esserci una parte di zosma derivante da X6 fallati... Come esistono anche degli Athlon II x4 che in realtà sono core deneb con cache L3 fallata disattivata...

[papafoxtrot]

Credo di aver capito: il SOI di AMD permette di abbattere in modo efficace le correnti parassite.
Mentre intel, che senza SOI ha leakage alto, deve cercarsi un modo per contenere le tensioni in modo che le correnti parassite non diventino enormi.
A questo punto introducendo il metal gate riesce a ridurre le tensioni di soglia dei transistor e così può tenere il core a voltaggi di 1,1 - 1,2 volt, laddove amd richiede 1,3 e anche 1,4 volt. Per questo una CPU AMD a 1,35 volt consuma come una intel a 1,15 volt... il leakage è più basso e di conseguenza le correnti parassite a parità di tensione.

A questo punto mi par di capire che l'high K non sia così efficace come il SOI, sebbene possano essere implementati entrambi, nel ridurre il leakage.

Ad ogni modo AMD introdurrà HKMG a partire dai 32nm, ma se nons baglio anche Intel introdurrà il SOI...

Allo stesso modo TSMC e globalfoundries se non sbaglio hanno già annunciato che il nodo a 32/28nm prevede sia SOI che HKMG anche per le GPU...

sempre se non vado errando...

[Trokji]

Si sa quando uscirà il c3 per le altre cpus oltre il 965?

[jrambo92]

Originariamente inviato da Trokji

Si sa quando uscirà il c3 per le altre cpus oltre il 965?

Il 955 C3 è già uscito, come pure il 555 X2 3.20GHz

[Trokji]

Originariamente inviato da jrambo92

Il 955 C3 è già uscito, come pure il 555 X2 3.20GHz

Grazie..!! quindi solo questi due modelli oltre il 965 sono C3? niente triple ed athlon II? quando acquisto come faccio ad essere sicuro che si tratti di un c3?