[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[gianni1879]

cerchiamo però di rimanere IT con la discussione

[Athlon 64 3000+]

http://www.tweak.dk/nyheder2.php?id=...ies_Mainboards

Davvero un peccato che la mobo GD65 abbia solo 2 porte usb 3.0
Speriamo che venga fuori qualche notizia anche sulle MSI 970A e 990X.

[Ren]

Originariamente inviato da Gigamez

ok, poniamo anche 6mm^2 per Mb. 8Mb= 48mm^2.
tot = 124+48 = 172mm^2

Come ho puntualizzato ed hai giustamente specificato anche tu va aggiunta molta altra roba.. ma stiamo parlando di un qualcosa che in totale va ad incidere quasi al +100% sulla dimensione complessiva dei cores comprensivi di tutte le memorie annesse.

Boh, vedremo, ma secondo me qualcosa non quadra dalle immagini che abbiamo visto..

Nel vecchio core shangai che aveva un rapporto cache core di 2MB(senza L1), l'un-core era composto da circa 100mm2, con un nodo avanti otteniamo 70mm2. Il crossbar di BD è più complesso, così come il memory controller, inoltre bisogna aggiungere il Power module ed altri piccoli upgrade. Non è difficile stimare un oscillazione tra 100-120mm2 di un-core, inoltre BD è ancora un progetto nuovissimo, quindi qualche spazio morto in più non mi stupirebbe.

Secondo me un diesize poco sotto i 300mm2 (quello stimato da goto) è molto probabile...

Se consideri anche che il Terramar integrerà 5moduli, (mantenendo la filosofia del MCM) non mi stupirei se rientrasse nella fascia dei 350mm2 ricoperta oggi dal thuban.

[bjt2]

Ragioniamo dal punto di vista dei transistors e poi scivoliamo verso al complessità dei cores (e quindi all'IPC).

Una cache a 6 transistors richiede circa 60 milioni di transistors a MB. Poichè le cache L2 e L3 sono relativamente grosse, possiamo supporre che siano 6T anche su BD, mentre le L1 sono 6T sul K10 e dovrebbero essere 8T sul BD.

Il Thuban è 904 milioni di transistors. Il phenom X4 è 758 milioni (supponiamo che il turbo e le altre modifiche non abbiano aumentato molto i transistors). Due core in più per 150 milioni di transistors. Per ogni core fanno 75 milioni di transistors a core, comprese le caches. Se togliamo anche le caches, sono 512+128Kb=60*0.625=37.5, ossia 75 milioni per 2 cores. Ossia 37,5 un core e 75 due cores.

Veniamo a BD. Abbiamo 213 milioni di transistors per un modulo, meno la L2 di 2 MB, abbiamo 93 milioni di transistors. Supponendo la L1 a 8T, abbiamo 80KB, circa 6 milioni di transistors. Quindi 87 milioni per un modulo senza caches. Come vediamo è un po' di più di due core K10. Considerando la FPU condivisa, le minori ALU e AGU, le ottimizzazioni che hanno fatto (non c'è più il register file ma il PRF, quindi un sacco di transistors se li sono risparmiati), il decoder con la micro rom e la branch prediction con le relative memorie (che sono cache fully associative che occupano molti transistors) che occupa molto spazio (e ce n'è uno invece di due), considerando che le unità intere e lo scheduler dovrebbero occupare più o meno lo spazio del K10 (sono di meno ma lo scheduler non è più quello scemo, quindi più complesso) e che la FPU è condivisa (anche se occupasse il doppio dello spazio, saremmo alla pari con il K10), vediamo che per il resto abbiamo del margine per avere il decoder e la branch prediction migliorata...

Io sono ottimista per l'IPC, ma la cosa più succosa è un'altra. Escludendo le caches che consumano relativamente poco, abbiamo che 6 cores K10 occupano 225 milioni di transistors e 4 moduli BD occupano 348 milioni di transistors... Il 54% in più. Sommato al -20% per i clock in meno che sono attivi anche in full load, sommati al -20% per il FO4 (un FO4 del 20% in meno consente di ridurre la tensione a parità di frequenza, probabilmente il consumo scende più del 20%), sommati al -50% delle dichiarazioni di GF... Avremmo che i cores di un BD X8 a 3.3 GHz dovrebbero consumare circa il 50% dei cores del Thuban. Trascurando le caches e il NB, visto che anche per esse si applica tutto quello detto sopra e comunque consumano di meno della logica, possiamo stimare un -50%. Anche considerano il caso peggiore di potenza che va con il cubo della frequenza, abbiamo 3.3GHz*radicecubica(2)=4.15GHz... Un BD X8 125W 4.2GHz è possibile. E l'IPC è superiore (per le dichiarazioni di JF), e io ipotizzo almeno un 10% in più...

[Gigamez]

Originariamente inviato da bjt2

abbiamo che 6 cores K10 occupano 405 milioni di tranistors e 4 moduli BD occupano 348 milioni di transistors... Il 14% in meno.

Ecco.. praticamente 8 core BD avrebbero meno transistors di 6 core K10. Avendo anche processo produttivo migliorato.. pur avendo fetch, decode presumibilmente piu' complessi.. tutto quello che volete.. come sara' possibile che il die size sara' praticamente identico?

potete vederla in termini di dimensioni, o in termini di transistors, ma secondo me la cosa non cambia di molto, tutto qui

[devil_mcry]

Originariamente inviato da Gigamez

Ecco.. praticamente 8 core BD avrebbero meno transistors di 6 core K10. Avendo anche processo produttivo migliorato.. pur avendo fetch, decode presumibilmente piu' complessi.. tutto quello che volete.. come sara' possibile che il die size sara' praticamente identico?

potete vederla in termini di dimensioni, o in termini di transistors, ma secondo me la cosa non cambia di molto, tutto qui

BD ha più cache del thuban ... sopratutto di L2

[digieffe]

Originariamente inviato da bjt2

Ragioniamo dal punto di vista dei transistors e poi scivoliamo verso al complessità dei cores (e quindi all'IPC).

Una cache a 6 transistors richiede circa 60 milioni di transistors a MB. Poichè le cache L2 e L3 sono relativamente grosse, possiamo supporre che siano 6T anche su BD, mentre le L1 sono 6T sul K10 e dovrebbero essere 8T sul BD.

Il Thuban è 904 milioni di transistors. Il phenom X4 è 758 milioni (supponiamo che il turbo e le altre modifiche non abbiano aumentato molto i transistors). Due core in più per 150 milioni di transistors. Per ogni core fanno 75 milioni di transistors a core, comprese le caches. Se togliamo anche le L1, sono 128Kb=60/8=7.5, ossia 15 milioni per 2 cores. Ossia 67,5 un core e 135 due cores.

Veniamo a BD. Abbiamo 213 milioni di transistors per un modulo, meno la L2 di 2 MB, abbiamo 93 milioni di transistors. Supponendo la L1 a 8T, abbiamo 80KB, circa 6 milioni di transistors. Quindi 87 milioni per un modulo senza caches. Come vediamo è molto meno di due core K10 ma più di uno. Considerando la FPU condivisa, le minori ALU e AGU e le ottimizzazioni che hanno fatto (non c'è più il register file ma il PRF, quindi un sacco di transistors se li sono risparmiati) non è male... Il decoder con la micro rom e la branch prediction con le relative memorie (che sono cache fully associative che occupano molti transistors) anche occupa molto spazio. E ce n'è uno invece di due. Considerando che le unità intere e lo scheduler dovrebbero occupare più o meno lo spazio del K10 (sono di meno ma lo scheduler non è più quello scemo, quindi più complesso) e che la FPU è condivisa (anche se occupasse il doppio dello spazio, saremmo alla pari con il K10), vediamo che per il resto abbiamo del margine per avere il decoder e la branch prediction migliorata...

Io sono ottimista per l'IPC, ma la cosa più succosa è un'altra. Escludendo le caches che consumano relativamente poco, abbiamo che 6 cores K10 occupano 405 milioni di tranistors e 4 moduli BD occupano 348 milioni di transistors... Il 14% in meno. Sommato al -20% per i clock in meno che sono attivi anche in full load, sommati al -20% per il FO4 (un FO4 del 20% in meno consente di ridurre la tensione a parità di frequenza, probabilmente il consumo scende più del 20%), sommati al -50% delle dichiarazioni di GF... Avremmo che i cores di un BD X8 a 3.3 GHz dovrebbero consumare 1/3 dei cores del Thuban (-66%). Aggiungiamo le caches e il NB e possiamo stimare un -50%. Anche considerano il caso peggiore di potenza che va con il cubo della frequenza, abbiamo 3.3GHz*radicecubica(2)=4.15GHz... Un BD X8 125W 4.2GHz è possibile. E l'IPC è superiore (per le dichiarazioni di JF), e io ipotizzo almeno un 10% in più...

hai sottratto la cache L2 al K10?


EDIT: se non sono stati sottratti dovrebbero essere 30m x core = 60M 2 core


EDIT 2: Due core in più per 150 milioni di transistors. Per ogni core fanno 75 milioni di transistors a core, comprese le caches. Se togliamo anche le L1, sono 128Kb=60/8=7.5, ossia 15 milioni per 2 cores. Ossia 67,5 un core e 135 due cores.meno

Se togliamo anche le L2 sono 512Kb=30, ossia 60 milioni per 2 cores. Ossia 37,5 un core e 75 due cores.


EDIT 3: Veniamo a BD. ... Quindi 87 milioni per un modulo senza caches. vs 75 di k10


EDIT 4: Io sono ottimista per l'IPC, ma la cosa più succosa è un'altra. Escludendo le caches che consumano relativamente poco, abbiamo che 6 cores K10 occupano 225 milioni di tranistors e 4 moduli BD occupano 348 milioni di transistors... Il 55% in più.

Tira tu le conclusioni, io non ho tutti gli elementi e comunque mi sa che il tuo ragionamento fila uguamente.

[Alberto186]

miiiiiiiii mi state tirando scemo cmq complimenti bei ragionamenti

[Phlmos]

Ho intenzione di prendermi un "nuovo" pc con mobo Am3+ (Asus) e un X3 per quest'anno.

Sarò in grando di supportare l'anno prosssimo le nuove Cpu Am3+?
Domanda stupida credo (32NM no?)

[bjt2]

Originariamente inviato da digieffe

hai sottratto la cache L2 al K10?


EDIT: se non sono stati sottratti dovrebbero essere 30m x core = 60M 2 core


EDIT 2: Due core in più per 150 milioni di transistors. Per ogni core fanno 75 milioni di transistors a core, comprese le caches. Se togliamo anche le L1, sono 128Kb=60/8=7.5, ossia 15 milioni per 2 cores. Ossia 67,5 un core e 135 due cores.meno

Se togliamo anche le L2 sono 512Kb=30, ossia 60 milioni per 2 cores. Ossia 37,5 un core e 75 due cores.


EDIT 3: Veniamo a BD. ... Quindi 87 milioni per un modulo senza caches. vs 75 di k10


EDIT 4: Io sono ottimista per l'IPC, ma la cosa più succosa è un'altra. Escludendo le caches che consumano relativamente poco, abbiamo che 6 cores K10 occupano 225 milioni di tranistors e 4 moduli BD occupano 348 milioni di transistors... Il 55% in più.

Tira tu le conclusioni, io non ho tutti gli elementi e comunque mi sa che il tuo ragionamento fila uguamente.

Hai ragione... Mo edito e ricalcolo...

[Ishiki Takai]

comunque non state tenendo conto del passaggio ad un processo produttivo migliore, i transistor sono più piccoli ed occupano meno spazio.

[bjt2]

Con le nuove stime dei transistors escluse le caches, si vede che il BD deve NECESSARIAMENTE essere più potente del K10 in termini di IPC: un modulo con moltissime parti condivise e tecniche per ridurre i transistors (i PRF) ha più transistors di due core K10... Se non fossero riusciti ad avere un IPC maggiore... Sarebbe un vero spreco. A questo punto un +10% di IPC in più è sicuro... Probabilmente 15% e forse anche il 20%... Per le risorse che ci sono l'IPC dovrebbe essere superiore anche in MT... I transistors sono veramente tanti...

[bjt2]

Originariamente inviato da Ishiki Takai

comunque non state tenendo conto del passaggio ad un processo produttivo migliore, i transistor sono più piccoli ed occupano meno spazio.

Io infatti facevo il calcolo in termini di transistors soltanto, finalizzato a calcolare la frequenza finale a parità di TDP... A parità di transistors e architettura lo spazio occupato dovrebbe essere la metà... Poichè la potenza non va come il cubo della frequenza, ma di meno, 4.2GHz per un X8 potrebbe essere anche una stima conservativa (almeno a processo maturo).

[Gigamez]

Ok, lo ammetto: ho toppato con la storia delle dimensioni del die,

Originariamente inviato da Ishiki Takai

comunque non state tenendo conto del passaggio ad un processo produttivo migliore, i transistor sono più piccoli ed occupano meno spazio.

certo, ovviamente!

ma da questi calcoli riveduti e corretti (che ora giustificherebbero la dimensione del die similare a quella di thuban).. possiamo fare delle nuove speculazioni sul modulo BD, per quianto riguarda il suo ipotetico IPC.
Anche avendo una parte di logica condivisa, ora sappiamo che è composto da un numero di transistor di molto superiore rispetto a 2 cores della vecchia architettura: mi sembrerebbe sinceramente impossibile che abbia un IPC similare (o peggiore!), puntando tutto solamente sul clock..
Cioe', da anni ingegneri pagati a suon di bigliettoni si spremono le meningi per tirar fuori un qualcosa di piu' complesso, che (clock a parte) va di meno? Se avessero voluto puntare solo sul clock, molto meglio avere dei cores semplicissimi, in modo da generare meno TDP, e quindi poter spingersi piu' in alto, non credete?

O meglio ancora: sarebbe convenuto fare dei k10 sui 32nm e basta!!!

[Gigamez]

Originariamente inviato da bjt2

Con le nuove stime dei transistors escluse le caches, si vede che il BD deve NECESSARIAMENTE essere più potente del K10 in termini di IPC: un modulo con moltissime parti condivise e tecniche per ridurre i transistors (i PRF) ha più transistors di due core K10... Se non fossero riusciti ad avere un IPC maggiore... Sarebbe un vero spreco. A questo punto un +10% di IPC in più è sicuro... Probabilmente 15% e forse anche il 20%... Per le risorse che ci sono l'IPC dovrebbe essere superiore anche in MT... I transistors sono veramente tanti...

azz, mi hai anticipato.. ma e' quello che pensavo anche io mentre hai scritto tu! :P

Altro che 10%.. Vista la quantità enorme di transistors aggiuntivi deve essere secondo me MINIMO 20%, se non di piu'..

[Ishiki Takai]

Originariamente inviato da Phlmos

Ho intenzione di prendermi un "nuovo" pc con mobo Am3+ (Asus) e un X3 per quest'anno.

Sarò in grando di supportare l'anno prosssimo le nuove Cpu Am3+?
Domanda stupida credo (32NM no?)

Certo che si

[Vash_85]

Ragazzi con tutte queste stime state tirando una sfiga

[Dre@mwe@ver]

Originariamente inviato da bjt2

Con le nuove stime dei transistors escluse le caches, si vede che il BD deve NECESSARIAMENTE essere più potente del K10 in termini di IPC: un modulo con moltissime parti condivise e tecniche per ridurre i transistors (i PRF) ha più transistors di due core K10... Se non fossero riusciti ad avere un IPC maggiore... Sarebbe un vero spreco. A questo punto un +10% di IPC in più è sicuro... Probabilmente 15% e forse anche il 20%... Per le risorse che ci sono l'IPC dovrebbe essere superiore anche in MT... I transistors sono veramente tanti...

Prima sostenevi che l'IPC potesse essere simile a quello di SB senza HT. Cosa ti ha portato a ridimensionare le tue aspettative?

[Knukcles]

Originariamente inviato da Vash_85

Ragazzi con tutte queste stime state tirando una sfiga

a me sembra di rileggere il thread di aspettando i phenom.....adesso non voglio dire nulla ne portare sfiga, ma sembra che almeno ai "vecchi" del forum quell'esperienza non sia servita a nulla....si va ancora a sparare alla cieca.....e aspettate che escono.....

[mirmeleon]

http://www.brightsideofnews.com/news...lay2c-but.aspx