[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[Pihippo]

Originariamente inviato da bjt2

Quel brevetto è per un risparmio energetico. Consente di processare istruzioni SIMD per intero o spezzettato, in base al risparmio energetico impostato. Probabilmente sarà implementato nella versione k10 per notebook...

Ciao.
Mi sono espresso male. Intendevo visto che è gia possibile ora spezzettare le istruzioni SIMD è possibile che anche bulldozer spezzeti un vettore da 256 a 128x2 in modo da eseguirle in parallelo, o no? E se possibile con performance inferiori od uguali ad una FPu con datapath a 256bit?

[Ren]

Ciao.
Ti viene in mente le agu del p4 che erano clocckate al doppio della frequenza del processore?
Considera che ora come ora nel k10 la FPu è di 17 stadi e le alu\agu sono 12. Magari in bulldozer aggiungeranno qualche altro stadio (ad esempio nehalem ha le alu se non erro lunghe 20 stadi e qualcosina in più per la FPU)

Esatto, le alu intere del pentium 4 erano con clock doppio rispetto alla logica.

Mi veniva in mente un diverso clock proprio per via degli stadi in più.
Una situazione del genere riequilibrerebbe il rapporto integer/fp in un cluster core senza aumentare le unità funzionali.

Nehalem che io sappia ha 14 stadi... (dove lo hai letto ?)

[Ren]

Si può fare tutto... Daltronde NVIDIA ha le ROP e gli stream processors che vanno a frequenze indipendenti e non multiple l'una dell'altra...

Avere clock indipendenti complica eccessivamente il circuito ?

[Pihippo]

Originariamente inviato da Ren

Esatto, le alu intere del pentium 4 erano con clock doppio rispetto alla logica.

Mi veniva in mente un diverso clock proprio per via degli stadi in più.
Una situazione del genere riequilibrerebbe il rapporto integer/fp in un cluster core senza aumentare le unità funzionali.

Nehalem che io sappia ha 14 stadi... (dove lo hai letto ?)

Ciao:
http://www.realworldtech.com/page.cf...0208182719&p=1
In effetti ho sbagliato pure io, qui dice chiaramente, prima pagina alla fine 16 stadi per le alu, per la Fpu non trovo nulla ma penso qualcosina in più o 16 stadi come minimo.

[bjt2]

Originariamente inviato da Pihippo

Ciao.
Mi sono espresso male. Intendevo visto che è gia possibile ora spezzettare le istruzioni SIMD è possibile che anche bulldozer spezzeti un vettore da 256 a 128x2 in modo da eseguirle in parallelo, o no? E se possibile con performance inferiori od uguali ad una FPu con datapath a 256bit?

Certo. Ed è l'approccio probabile. Ovviamente l'approccio più veloce è una unità a 256 bit, per tre motivi: 1 è più veloce (1clock contro 2), 2 occupa meno slot istruzioni (1 contro 2), 3 l'istruzione è più semplice da decodificare (una macrooperazione in meno).

[bjt2]

Originariamente inviato da Ren

Avere clock indipendenti complica eccessivamente il circuito ?

Ci voglioni delle code per disaccoppiare le parti... Siccome normalmente già ci sono le code tra i vari stadi della pipeline... Non complica molto il circuito... Però forse complica il testing...

[Pihippo]

Originariamente inviato da bjt2

Certo. Ed è l'approccio probabile. Ovviamente l'approccio più veloce è una unità a 256 bit, per tre motivi: 1 è più veloce (1clock contro 2), 2 occupa meno slot istruzioni (1 contro 2), 3 l'istruzione è più semplice da decodificare (una macrooperazione in meno).

Ciao.
Grazie per la risposta.
Secondo te è possibile che questo approccio sia dovuto al fatto che la FPU in bulldozer essendo condivisa, almeno cosi indicano i brevetti, da due cluster di alu, e che quindi dovendo far girare due thread(almeno cosi ho capito che sia il CMT) essa debba per forza "splittarsi" in 2 (a meno che son siano thread fatti solo di interi) per eseguire le operazioni in virgola mobile dei due thread?

[bjt2]

Originariamente inviato da Pihippo

Ciao.
Grazie per la risposta.
Secondo te è possibile che questo approccio sia dovuto al fatto che la FPU in bulldozer essendo condivisa, almeno cosi indicano i brevetti, da due cluster di alu, e che quindi dovendo far girare due thread(almeno cosi ho capito che sia il CMT) essa debba per forza "splittarsi" in 2 (a meno che son siano thread fatti solo di interi) per eseguire le operazioni in virgola mobile dei due thread?

Anche se fosse una sola la FPU, andrebbero a turno...

[Pihippo]

Originariamente inviato da bjt2

Anche se fosse una sola la FPU, andrebbero a turno...

Ciao.
A turno intendi, un pò questo thread qui un pò quest'altro thread qua?
Allora mi sa che non ho capito cos'è il clustered multi threading ed il vantaggio di avere una FPU condivisa se si azzoppa un pò tutto...

grazie a tutti per questo thread

[bjt2]

Originariamente inviato da Pihippo

Ciao.
A turno intendi, un pò questo thread qui un pò quest'altro thread qua?
Allora mi sa che non ho capito cos'è il clustered multi threading ed il vantaggio di avere una FPU condivisa se si azzoppa un pò tutto...

Se hai due core separati con ognuno una FPADD, una FPMUL, una FPMISC, è una cosa, se invece metti una mega unità FP con 2 FPADD, 2 FPMUL e 2 FPMISC in comune fra due core, con più o meno la stessa area e un'altra cosa (è meglio). Se invece la FPU è uguale a quella di un singolo core K10 allora consumerai semplicemente di meno con una leggera perdita di prestazioni. Ma a parità di TDP potrai salire di più di clock.

[Pihippo]

Originariamente inviato da bjt2

Se hai due core separati con ognuno una FPADD, una FPMUL, una FPMISC, è una cosa, se invece metti una mega unità FP con 2 FPADD, 2 FPMUL e 2 FPMISC in comune fra due core, con più o meno la stessa area e un'altra cosa (è meglio). Se invece la FPU è uguale a quella di un singolo core K10 allora consumerai semplicemente di meno con una leggera perdita di prestazioni. Ma a parità di TDP potrai salire di più di clock.

Ciao.
Grazie per la risposta, quindi in ambedue i casi Amd potrebbe comunque raggiungere elevate presatazioni pur condividendo la Fpu perchè può essere una FPU molto potente ( 2 unità FPSTORE 2 FPADD e 2 FPMUL) oppure alzando pesantemente i clock?

[bjt2]

Originariamente inviato da Pihippo

Ciao.
Grazie per la risposta, quindi in ambedue i casi Amd potrebbe comunque raggiungere elevate presatazioni pur condividendo la Fpu perchè può essere una FPU molto potente ( 2 unità FPSTORE 2 FPADD e 2 FPMUL) oppure alzando pesantemente i clock?

Nel primo caso ci può essere una migliore utilizzazione delle unità, perchè ci sono due thread (o forse più... dipende se vogliono combinare il clustering con l'SMT aka Hyperthreading, e secondo quei pdf postati qualche pagina fa conviene farlo...) che si contendono le 6 unità, nel secondo caso, a parità di thread c'è la metà delle unità FP e quindi meno dissipazione, con possibilità di poter salire di più di clock...

[capitan_crasy]

Ora è quasi ufficiale!
La piattaforma che ospiterà le prime CPU desktop Bulldozer si chiamerà "Scorpius"; addio core Orochi, benvenuto core Zambezi!!
Clicca qui...



Clicca qui (notizia in finlandese tradotta in italiano By Google)

[birmarco]

Ciao a tutti...
Quand'è che posso comprare la prima CPU AMD a 6 core?

PS. Non ritrovavo più il 3d...

[MonsterMash]

Originariamente inviato da birmarco

Ciao a tutti...
Quand'è che posso comprare la prima CPU AMD a 6 core?

PS. Non ritrovavo più il 3d...

Puoi comprarla anche adesso, solo che è una cpu opteron .

La prima cpu esacore per desktop dovrebbe uscire nel Q1 2010, e sarà ovviamente un k10, quindi questo è il thread sbagliato .

[birmarco]

Originariamente inviato da MonsterMash

Puoi comprarla anche adesso, solo che è una cpu opteron .

La prima cpu esacore per desktop dovrebbe uscire nel Q1 2010, e sarà ovviamente un k10, quindi questo è il thread sbagliato .

Che palle!! Mi tocca aspettare....e spero solo che sia su socket AM3. O che facciano un AM3+ retrocompatibile con AM3 (scelta inutile )

[MonsterMash]

Originariamente inviato da birmarco

Che palle!! Mi tocca aspettare....e spero solo che sia su socket AM3. O che facciano un AM3+ retrocompatibile con AM3 (scelta inutile )

Sarà sicuramente AM3, ovviamente retrocompatibile con am2+. Pare però che non sarà compatibile con il vecchio am2.

[birmarco]

Originariamente inviato da MonsterMash

Sarà sicuramente AM3, ovviamente retrocompatibile con am2+. Pare però che non sarà compatibile con il vecchio am2.

poco male... Oramai hanno tutti am3 o am2+. Ci sono un po' troppe poche schede con AM3 però...

[capitan_crasy]

Originariamente inviato da birmarco

poco male... Oramai hanno tutti am3 o am2+. Ci sono un po' troppe poche schede con AM3 però...

E' probabile che all'uscita del core Thuban sarà presentato anche la piattaforma "LEO" con i nuovi chipset AMD serie 800+SB850...