[Thread Ufficiale V4.0] AMD K10 Phenom2/Athlon2: L'era dei 45nm AMD!

[Pihippo]

Originariamente inviato da Ren

Migliorarono anche il fast decoder includendo molte più istruzioni decodificabili senza microcodice ed il pick-pack istruction.

Ciao
Grazie, mi ero dimenticato anche che molte istruzioni furono passate a directpath e directpath double.

[carlottoIIx6]

Originariamente inviato da Pihippo

Ciao
Il memory controller per nehalem secondo me è stata una modifica doverosa. Uno dei punti critici delle architetture è che per quanto la tua cache sia ottima per quanti registri interni possiedi per tenere il più possibile istruzioni ed operandi all'interno, quanti branch corretti predici prima o poi sbagli qualcosa, quindi flush della pipeline, DMA e aspetti circa 100 cicli per trovare dati\operandi con buona pace di tutto e di tutti.
Per il discorso compiler ti posso dire che la situazione è disastrosa, per i volenterosi avevo postato un qualcosina
CASO 1: librerie matematiche
http://abinstein.blogspot.com/2007/0...ouldnt-be.html
Sunto: in SPECCPU 2000 benchmark satndard per le cpu da server i core2 distanziavano i k8 opteron di circa il 50% in INT(integers) e 25% FP(floating point) a parità di clock, SPECCPU 2006, stranamente dopo che i processori amd k8 opteron utilizzano le libreire matematiche di amd( e quelli di intel le intel) il divario cala a 20% negli INT e circa il 2% nel FP. Nota bene, architettura k8, nessun load store reordering(uccide le performance in integers visto che 1 istruzione su 3 sono operazioni di load), instruction fetch di 16bytes (molte istruzioni int e sse sono più lunghe di 16byte qunidi altro ciclo di clock a fare l'instruction fetch), le sse con dati a 128bit richiedono 2 cicli di clock.
Caso 2: compiler
http://abinstein.blogspot.com/2007/0...-and-amds.html
Sunto:
33% di vantaggio dei core2 sul k10 in base alle istruzioni usate.

Ovviamente tutto ciò in mia opinione.

infatti!

è da escludersi i 32nm per il 2010?
il nuovo socket sarà per gli x6 o per i 32nm?

[gamberetto]

Originariamente inviato da capitan_crasy

Il sito ht4u.net pubblica uno stralcio di una presunta nuova Roadmap AMD del mercato desktop:

Occhio che si chiama "Scorpius" e non "Scorpion"... anche se sinceramente avrei preferito la tua versione!
Grazie del lavoro che fai! Non posto quasi mai ma leggo spesso le notizie che segnali!

[carlottoIIx6]

Originariamente inviato da gamberetto

Occhio che si chiama "Scorpius" e non "Scorpion"... anche se sinceramente avrei preferito la tua versione!
Grazie del lavoro che fai! Non posto quasi mai ma leggo spesso le notizie che segnali!

infatti!

[Alekz]

Io sogno un Phenom III a 32 nm su AM3...questo socket rischia di essere il meno longevo della storia recente di AMD e me ne dispiace

[capitan_crasy]

Originariamente inviato da gamberetto

Occhio che si chiama "Scorpius" e non "Scorpion"... anche se sinceramente avrei preferito la tua versione!
Grazie del lavoro che fai! Non posto quasi mai ma leggo spesso le notizie che segnali!

Corretto, grazie per la segnalazione...

[capitan_crasy]

Originariamente inviato da Alekz

Io sogno un Phenom III a 32 nm su AM3...questo socket rischia di essere il meno longevo della storia recente di AMD e me ne dispiace

Il meno longevo è stato il 754...
Il socket AM3 dovrebbe essere supportato per tutto il 2011 quasi sicuramente e forse per la gran parte del 2012...ù
Diciamo pure che la serie di chipset AMD 800 sarà l'ultima per il socket AM3...

[OEidolon]

Originariamente inviato da capitan_crasy

Il meno longevo è stato il 754...
Il socket AM3 dovrebbe essere supportato per tutto il 2011 quasi sicuramente e forse per la gran parte del 2012...ù
Diciamo pure che la serie di chipset AMD 800 sarà l'ultima per il socket AM3...

quindi durerà per un bel po'...

wow...adesso mi prendo un mobo am3 e me la tengo per 3 anni e nel frattempo ci passano sopra 3proci diversi...
così non devo neanche formattare

[bjt2]

Originariamente inviato da M4R1|<

Saluti sempre quindi mi pare doveroso salutare.

Ciao
certo certo Nehalem è un Penryn tweakkato, quindi con la stessa micro architettura di base, però con alcune grosse modifiche come l'aggiunta del MC nel die e l'abbandono del FSB. Poi caratteristiche quali triple channel e QPI (soprattutto se con un solo socket) nel desktop sono abbastanza inutili fondamentalmente per il fatto che i software sono fatti alla cacchio di cane; mentre se analizziamo il discorso Phenom II troviamo il problema che i compilatori ottimizzano se nn esclusivamente direi al 90% per Intel. Ricordo i commenti poco prima dell'uscita del K10@65nm di leoneazzuro che diceva che era impossibile che nell'esecuzione delle SSE il K10 fosse così lento però poi alla fine sappiamo bene come sono andate le cose. Cioè solo con GCC 4.4 abbiamo un supporto completo al k10, peccato che siamo nel tardo 2009 e che siano usciti il 4 dicembre 2007 (questo giustifica completamente il mio discorso di prima sulle sse4)



bulldozer, da quello che aveva detto bjt2, dovrebbe essere in grado di eseguirle in un solo passo. Cmq dire ora che Sandy Bridge nn sarà un grosso cambiamento rispetto a Nehalem è un po' azzardato

Per quanto riguarda il Nehalem: rispetto al core 2 sono aumentate le possibilità di microop fusion e finalmente il microop fusion è fatto anche in modalità 64 bit (nei core 2 funzionava solo in modalità 32 bit), poi c'è il turbo mode e l'hyperthtreading... Insomma... Anche il core è stato migliorato...

Per quanto riguarda il core buldozer... Se le voci che girano sono esatte, quel reverse hyperthreading di cui si vociferava dovrebbe essere il seguente: le unità FP sono sempre a 128 bit, ma due (o più) core fisici condividono le unità intere e FP nel senso che entrambi i core possono utilizzarle. Questo perchè nelle precedenti architetture si è visto che le unità sono sottoutilizzate. Una istruzione a 256 bit è sempre spezzata in 2 a 128 bit, ma essendoci più unità intere e FP (anche se in comune) se non sono tutte utilizzate, le due parti a 128 bit possono essere eseguite in parallelo.

[capitan_crasy]

Originariamente inviato da OEidolon

quindi durerà per un bel po'...

wow...adesso mi prendo un mobo am3 e me la tengo per 3 anni e nel frattempo ci passano sopra 3proci diversi...
così non devo neanche formattare

Finchè AMD non metterà in campo i sostituti dei Athlon2 ci saranno sempre CPU socket AM3.
Per farti un esempio le CPU AM2 hanno esaurito il loro ciclo di vita ma verranno prodotte comunque almeno fino alla fine del Q1 2010; chiaramente però non vedremo più un nuovo modello K8 in questi mesi...
Succederà la stessa cosa sui K10 quando uscirà Bulldozer...

[Ren]

Per quanto riguarda il Nehalem: rispetto al core 2 sono aumentate le possibilità di microop fusion e finalmente il microop fusion è fatto anche in modalità 64 bit (nei core 2 funzionava solo in modalità 32 bit), poi c'è il turbo mode e l'hyperthtreading... Insomma... Anche il core è stato migliorato...

Mi permetto di aggiungere che il loop detector è stato spostato dopo il decoder x86, quindi adesso immagazzina istruzioni già decodificate. (piccola analogia con la trace cache del pentium4.)
Gli algoritmi di branch sono stati rivisti ed i TLB sono stati aumentati di molto, come del resto tutti i buffer OP.

[capitan_crasy]

Originariamente inviato da bjt2

Per quanto riguarda il Nehalem: rispetto al core 2 sono aumentate le possibilità di microop fusion e finalmente il microop fusion è fatto anche in modalità 64 bit (nei core 2 funzionava solo in modalità 32 bit), poi c'è il turbo mode e l'hyperthtreading... Insomma... Anche il core è stato migliorato...

Per quanto riguarda il core buldozer... Se le voci che girano sono esatte, quel reverse hyperthreading di cui si vociferava dovrebbe essere il seguente: le unità FP sono sempre a 128 bit, ma due (o più) core fisici condividono le unità intere e FP nel senso che entrambi i core possono utilizzarle. Questo perchè nelle precedenti architetture si è visto che le unità sono sottoutilizzate. Una istruzione a 256 bit è sempre spezzata in 2 a 128 bit, ma essendoci più unità intere e FP (anche se in comune) se non sono tutte utilizzate, le due parti a 128 bit possono essere eseguite in parallelo.

Aggiunto al post "Architettura Bulldozer: Le prime indiscrezioni!"

[787b]

ragazzi, voi che seguite costantemente le nuove uscite di AMD, dite che è il momento adatto per compare un x3 720BE o c'è ancora qualche margine di discesa prima che esca (??) una nuova versione + competitiva?

Spero di non essere andato troppo OT

[Pihippo]

Originariamente inviato da Ren

Mi permetto di aggiungere che il loop detector è stato spostato dopo il decoder x86, quindi adesso immagazzina istruzioni già decodificate. (piccola analogia con la trace cache del pentium4.)
Gli algoritmi di branch sono stati rivisti ed i TLB sono stati aumentati di molto, come del resto tutti i buffer OP.

Ciao.
Allora più che analogia è una vera e propria trace cache, si sa quanti cicli di fetch possa salvare? Ovvero quante mop decodificate contiene?
Hmm ancora non capisco perchè intel limiti il suo fetch a 16bytes eppure sa bene che le istruzioni x86 non sono ortogonali tra loro ed i vari opcode e prefissi variano in lunghezza.

[bjt2]

Originariamente inviato da Ren

Mi permetto di aggiungere che il loop detector è stato spostato dopo il decoder x86, quindi adesso immagazzina istruzioni già decodificate. (piccola analogia con la trace cache del pentium4.)
Gli algoritmi di branch sono stati rivisti ed i TLB sono stati aumentati di molto, come del resto tutti i buffer OP.

Giusto... Me ne ero dimenticato...

[bjt2]

Originariamente inviato da Pihippo

Ciao.
Allora più che analogia è una vera e propria trace cache, si sa quanti cicli di fetch possa salvare? Ovvero quante mop decodificate contiene?
Hmm ancora non capisco perchè intel limiti il suo fetch a 16bytes eppure sa bene che le istruzioni x86 non sono ortogonali tra loro ed i vari opcode e prefissi variano in lunghezza.

Se non mi sbaglio è 28 microoperazioni...

[capitan_crasy]

Originariamente inviato da 787b

ragazzi, voi che seguite costantemente le nuove uscite di AMD, dite che è il momento adatto per compare un x3 720BE o c'è ancora qualche margine di discesa prima che esca (??) una nuova versione + competitiva?

Spero di non essere andato troppo OT

Per il momento il 740BE è ancora in stan-by, mentre gli Athlon2 X3 sono prenotabili ($84.74 per la versione 425 e $94.80 per la versione 435).
I prezzo degli X3 sono quelli; quando uscirà il 740BE prenderà il posto e il prezzo del 720BE (quest'ultimo andrà fuori produzione in favore di un 720 NON BE )

[fastleo63]

So che non rientra molto nelle attuali discussioni, ma visto che si parla dei K10...
Una semplice domanda:
gradirei sapere se le attuali CPU per socket AM3 (come ad esempio il Phenom II 965 BE) soffrono ancora della limitazione relativa all'instabilità del memory controller nella gestione di 4 moduli RAM installati contemporaneamente, e funzionanti a 1066 MHz DDR2 (ad esempio 4x2GB = 8 GB).
Leggendo in giro ho trovato riferimenti a tale anomalia, ma solo per le memorie DDR3 a 1333 MHz...
Grazie dell'attenzione.

[-Maxx-]

Originariamente inviato da capitan_crasy

Per il momento il 740BE è ancora in stan-by, mentre gli Athlon2 X3 sono prenotabili ($84.74 per la versione 425 e $94.80 per la versione 435).
I prezzo degli X3 sono quelli; quando uscirà il 740BE prenderà il posto e il prezzo del 720BE (quest'ultimo andrà fuori produzione in favore di un 720 NON BE )

In sostanza li vedremo sul mercato italiano in una fascia di prezzo pari a 70/85 € che colmerà la discrepanza tra Athlon II X2 (50/60 €) e Athlon II X4 (90/100 €)

[Ren]

Se non mi sbaglio è 28 microoperazioni...

Sono 28, ma eccovi comunque la slide.

Ciao.
Allora più che analogia è una vera e propria trace cache, si sa quanti cicli di fetch possa salvare? Ovvero quante mop decodificate contiene?
Hmm ancora non capisco perchè intel limiti il suo fetch a 16bytes eppure sa bene che le istruzioni x86 non sono ortogonali tra loro ed i vari opcode e prefissi variano in lunghezza.

Dicevo analogia perché lo scopo non è solo quello di sopperire al numero esiguo di decoder, come nel P4...