[Thread Ufficiale V3.0] AMD K10 Phenom Quad/Triple/Dual Core

[bjt2]

La buona notizia è tutti i vecchi bachi fino al B3 sono stati corretti. Il terribile 298, il 309, i bachi sulla divisione, sulle funzioni stringa, sull'accesso in memoria con dati non allineati e molto importante per l'OC, l'instabilità con DIMM 1066 (355 e 370)...

Il C2 ha dei bachi che non hanno le precedenti revisioni.

327: violazione di resistenza elettrica sull'HT con nessuna conseguenza.

339: leggero ritardo tra 35 e 90 ns in stato attivo e fino a 640 ns in risparmio energetico (C1E) del riazzeramento del timer APIC. Per la precisione che ha questo timer il ritardo è non significativo. Errore poco grave, tanto più che si verifica solo quando il timer è arivato a fine corsa e deve riazzerarsi.

342: baco grave per la virtualizzazione. In determinati casi il guest può girare con le interrupt disabilitate rischiando che l'hypervisor perda la possibilità di riprendere il controllo. Se in quell'intervallo in cui le interrupt sono disabilitate il SO guest si blocca l'hypervisor non riuscirà più a riprendere il controllo.

343: se il BIOS usa la cache L2 come memoria tampone prima di inizializzare il controller RAM, dei dati possono essere invalidati. Il BIOS deve disabilitare qualcosa della L2 prima di usarla e riabilitarla quando ha finito. Bug non grave.

346: se un core ha frequenza maggiore del NB e se un altro core ha una frequenza minore del NB ma ottenibile da una divisione pari (2,4,6,8 ecc...) il processore potrebbe non essere in grado di fare un cache probe e bloccarsi. La soluzione è disabilitare qualcosa, ma non sono riuscito a trovare il registro nella guida e non so cosa si disabilita. Potrebbe impattare le prestazioni ma non è possibile determinarlo.

348: la resistenza di terminazione ha valore maggiore delle specifiche. Questo potrebbe ridurre i margini delle memorie e potenzialmente ridurre l'OC.

350: durante un cold reset la RAM può fallire l'inizializzazione. E' specificata una procedura per evitare che ciò accada. Questo non ha impatto sulle prestazioni. Bug lieve.

351: lo stato di riposo LS2 dell'HT non funziona correttamente. Bisogna usare LS1. Dovrebbe comportare solo un minore risparmio energetico.

352 353: SYSCALL e SYSRET eseguite incorrettamente se c'è un breakpoint. Questo baco affligge solo idebugger del kernel. E' specificato come evitare il problema. Non interesa l'uso normale del sistema.

359: la CPU ritarda di 200 microsecondi l'inizio del clock alla memoria. Non è stato rilevato alcun malfunzionamento, ma se qualche DIMM è sensibile a questo ci potrebbero essere problemi al BOOT.

360: prossibile riduzione dei margini della memoria se i registri di intensità dei PIN della RAM sono diversi tra loro e diversi dai valori raccomandati. Problemi si possono verificare solo con timing 1T. Nessun problema con timing 2T. Quindi questo significa che se le DIMM non sono identiche potrebbe essere necessario impostare timing 2T per avere più margine sulla memoria (per esempio in OC).

361: in un caso particolare potrebbe perdersi un breakpoint di una istruzione in un sistema guest. Bug veniale, che inderessa solo il debugging di applicazioni in macchine virtuali.

362: la CPU può bloccarsi sul warm reset se durante esso riceve dei pacchetti illegali sui link HT non coerenti. Non influisce sul cold reset. Se i dispositivi sul bus HT non generano mai pacchetti illegali, questo bug non si verifica.


L'unico baco potenzialmente grave del C2 è il 346. Non è possibile sapere cosa è disabilitato (non ho trovato il registro descritto nel manuale) e quindi quanto impatta le prestazioni. Ma se si evitano i moltiplicatori pari, è possibile che tale workaround non debba essere applicato.

[capitan_crasy]

Ho ricevuto la risposta da bjt2 sul documento Revision Guide for AMD Family 10h dove è incluso lo step C2 delle CPU core Deneb e Shanghai:

Originariamente inviato da bjt2

La buona notizia è tutti i vecchi bachi fino al B3 sono stati corretti. Il terribile 298, il 309, i bachi sulla divisione, sulle funzioni stringa, sull'accesso in memoria con dati non allineati e molto importante per l'OC, l'instabilità con DIMM 1066 (355 e 370)...

Il C2 ha dei bachi che non hanno le precedenti revisioni.

327: violazione di resistenza elettrica sull'HT con nessuna conseguenza.

339: leggero ritardo tra 35 e 90 ns in stato attivo e fino a 640 ns in risparmio energetico (C1E) del riazzeramento del timer APIC. Per la precisione che ha questo timer il ritardo è non significativo. Errore poco grave, tanto più che si verifica solo quando il timer è arivato a fine corsa e deve riazzerarsi.

342: baco grave per la virtualizzazione. In determinati casi il guest può girare con le interrupt disabilitate rischiando che l'hypervisor perda la possibilità di riprendere il controllo. Se in quell'intervallo in cui le interrupt sono disabilitate il SO guest si blocca l'hypervisor non riuscirà più a riprendere il controllo.

343: se il BIOS usa la cache L2 come memoria tampone prima di inizializzare il controller RAM, dei dati possono essere invalidati. Il BIOS deve disabilitare qualcosa della L2 prima di usarla e riabilitarla quando ha finito. Bug non grave.

346: se un core ha frequenza maggiore del NB e se un altro core ha una frequenza minore del NB ma ottenibile da una divisione pari (2,4,6,8 ecc...) il processore potrebbe non essere in grado di fare un cache probe e bloccarsi. La soluzione è disabilitare qualcosa, ma non sono riuscito a trovare il registro nella guida e non so cosa si disabilita. Potrebbe impattare le prestazioni ma non è possibile determinarlo.

348: la resistenza di terminazione ha valore maggiore delle specifiche. Questo potrebbe ridurre i margini delle memorie e potenzialmente ridurre l'OC.

350: durante un cold reset la RAM può fallire l'inizializzazione. E' specificata una procedura per evitare che ciò accada. Questo non ha impatto sulle prestazioni. Bug lieve.

351: lo stato di riposo LS2 dell'HT non funziona correttamente. Bisogna usare LS1. Dovrebbe comportare solo un minore risparmio energetico.

352 353: SYSCALL e SYSRET eseguite incorrettamente se c'è un breakpoint. Questo baco affligge solo idebugger del kernel. E' specificato come evitare il problema. Non interesa l'uso normale del sistema.

359: la CPU ritarda di 200 microsecondi l'inizio del clock alla memoria. Non è stato rilevato alcun malfunzionamento, ma se qualche DIMM è sensibile a questo ci potrebbero essere problemi al BOOT.

360: prossibile riduzione dei margini della memoria se i registri di intensità dei PIN della RAM sono diversi tra loro e diversi dai valori raccomandati. Problemi si possono verificare solo con timing 1T. Nessun problema con timing 2T. Quindi questo significa che se le DIMM non sono identiche potrebbe essere necessario impostare timing 2T per avere più margine sulla memoria (per esempio in OC).

361: in un caso particolare potrebbe perdersi un breakpoint di una istruzione in un sistema guest. Bug veniale, che inderessa solo il debugging di applicazioni in macchine virtuali.

362: la CPU può bloccarsi sul warm reset se durante esso riceve dei pacchetti illegali sui link HT non coerenti. Non influisce sul cold reset. Se i dispositivi sul bus HT non generano mai pacchetti illegali, questo bug non si verifica.


L'unico baco potenzialmente grave del C2 è il 346. Non è possibile sapere cosa è disabilitato (non ho trovato il registro descritto nel manuale) e quindi quanto impatta le prestazioni. Ma se si evitano i moltiplicatori pari, è possibile che tale workaround non debba essere applicato.

Ringrazio bjt2 per la sua gentilezza e disponibilità!!!

[G-UNIT91]

Originariamente inviato da bjt2

La buona notizia è tutti i vecchi bachi fino al B3 sono stati corretti. Il terribile 298, il 309, i bachi sulla divisione, sulle funzioni stringa, sull'accesso in memoria con dati non allineati e molto importante per l'OC, l'instabilità con DIMM 1066 (355 e 370)...

Il C2 ha dei bachi che non hanno le precedenti revisioni.

327: violazione di resistenza elettrica sull'HT con nessuna conseguenza.

339: leggero ritardo tra 35 e 90 ns in stato attivo e fino a 640 ns in risparmio energetico (C1E) del riazzeramento del timer APIC. Per la precisione che ha questo timer il ritardo è non significativo. Errore poco grave, tanto più che si verifica solo quando il timer è arivato a fine corsa e deve riazzerarsi.

342: baco grave per la virtualizzazione. In determinati casi il guest può girare con le interrupt disabilitate rischiando che l'hypervisor perda la possibilità di riprendere il controllo. Se in quell'intervallo in cui le interrupt sono disabilitate il SO guest si blocca l'hypervisor non riuscirà più a riprendere il controllo.

343: se il BIOS usa la cache L2 come memoria tampone prima di inizializzare il controller RAM, dei dati possono essere invalidati. Il BIOS deve disabilitare qualcosa della L2 prima di usarla e riabilitarla quando ha finito. Bug non grave.

346: se un core ha frequenza maggiore del NB e se un altro core ha una frequenza minore del NB ma ottenibile da una divisione pari (2,4,6,8 ecc...) il processore potrebbe non essere in grado di fare un cache probe e bloccarsi. La soluzione è disabilitare qualcosa, ma non sono riuscito a trovare il registro nella guida e non so cosa si disabilita. Potrebbe impattare le prestazioni ma non è possibile determinarlo.

348: la resistenza di terminazione ha valore maggiore delle specifiche. Questo potrebbe ridurre i margini delle memorie e potenzialmente ridurre l'OC.

350: durante un cold reset la RAM può fallire l'inizializzazione. E' specificata una procedura per evitare che ciò accada. Questo non ha impatto sulle prestazioni. Bug lieve.

351: lo stato di riposo LS2 dell'HT non funziona correttamente. Bisogna usare LS1. Dovrebbe comportare solo un minore risparmio energetico.

352 353: SYSCALL e SYSRET eseguite incorrettamente se c'è un breakpoint. Questo baco affligge solo idebugger del kernel. E' specificato come evitare il problema. Non interesa l'uso normale del sistema.

359: la CPU ritarda di 200 microsecondi l'inizio del clock alla memoria. Non è stato rilevato alcun malfunzionamento, ma se qualche DIMM è sensibile a questo ci potrebbero essere problemi al BOOT.

360: prossibile riduzione dei margini della memoria se i registri di intensità dei PIN della RAM sono diversi tra loro e diversi dai valori raccomandati. Problemi si possono verificare solo con timing 1T. Nessun problema con timing 2T. Quindi questo significa che se le DIMM non sono identiche potrebbe essere necessario impostare timing 2T per avere più margine sulla memoria (per esempio in OC).

361: in un caso particolare potrebbe perdersi un breakpoint di una istruzione in un sistema guest. Bug veniale, che inderessa solo il debugging di applicazioni in macchine virtuali.

362: la CPU può bloccarsi sul warm reset se durante esso riceve dei pacchetti illegali sui link HT non coerenti. Non influisce sul cold reset. Se i dispositivi sul bus HT non generano mai pacchetti illegali, questo bug non si verifica.


L'unico baco potenzialmente grave del C2 è il 346. Non è possibile sapere cosa è disabilitato (non ho trovato il registro descritto nel manuale) e quindi quanto impatta le prestazioni. Ma se si evitano i moltiplicatori pari, è possibile che tale workaround non debba essere applicato.

quindi c'è da essere ottimisti?

[astroimager]

Originariamente inviato da Ratatosk

Infatti dipende dalla posizione dei die opteron sul singolo wafer

Ora mi viene in mente... se la linea Shanghai/Deneb è unica, siete sicuri che i Deneb AM2+ saranno migliori di una linea dedicata AM3?

Io inizialmente pensavo di sì... però, a pensarci bene potrebbe essere il contrario!
Non è che riservano la regione centrale a Shanghai e la rimanente corona circolare, di qualità mediamente peggiore, va a Deneb?

[capitan_crasy]

Originariamente inviato da G-UNIT91

quindi c'è da essere ottimisti?

Direi proprio di si...

Originariamente inviato da astroimager

Ora mi viene in mente... se la linea Shanghai/Deneb è unica, siete sicuri che i Deneb AM2+ saranno migliori di una linea dedicata AM3?

Io inizialmente pensavo di sì... però, a pensarci bene potrebbe essere il contrario!
Non è che riservano la regione centrale a Shanghai e la rimanente corona circolare, di qualità mediamente peggiore, va a Deneb?

Di solito le linee produttive Opteron/CPU desktop sono diversi, in questo modo non ci sarà problemi di produzioni o di disponibilità.
Nel caso del Deneb AM2+ utilizzando la linea produttiva degli Opteron AMD non deve creare una linea dedicata per poi interromperla dopo pochi mesi...

[bjt2]

Originariamente inviato da G-UNIT91

quindi c'è da essere ottimisti?

Tutti i bachi del B3 sono stati risolti. I bachi del C2 che non ci sono nelle versioni precedenti sono quelli che ho scritto sopra. Di tutti il più grave è il 346, ma non lo è poi tanto. Ipotizzo che quel bit che consiglia AMD di mettere a 1 serva per assicurarsi che il divisore del clock della CPU sia dispari. Questo comporta che quando un core va in risparmio energetico abbia un clock divisibile per un numero dispari. Se il workaround fa solo questo (come è probabile) le conseguenze sono assolutamente insignificanti: al massimo consumerà qualche watt in più la CPU in IDLE. In ogni caso AMD ha pianificato di risolvere questo e la maggior parte dei bachi elencati sopra...

[Revenge81]

Originariamente inviato da ozlacs

veramente ancora oggi i chip delle vga sono BGA, così come i chipset, o le cpu dei notebook (quelle saldate), gli Atom, e tutti i chip simili

io ricordo ke è da un pò ke nn si usa sulle schede video, il bga non lo sento + da anni....ormai è quasi sempre associato a prodotti economici(non ricorso quello, più costoso, che lo sostituì nella fascia alta..)

[astroimager]

Originariamente inviato da capitan_crasy

Di solito le linee produttive Opteron/CPU desktop sono diversi, in questo modo non ci sarà problemi di produzioni o di disponibilità.
Nel caso del Deneb AM2+ utilizzando la linea produttiva degli Opteron AMD non deve creare una linea dedicata per poi interromperla dopo pochi mesi...

I vantaggi strategici sono più che ovvi.

Io guardavo il lato "consumatore": non vorrei essere brutale, ma non è che con i Deneb AM2+ ci rifilano i die peggiori di ogni wafer, riservando i migliori, come è giusto che sia, alle CPU server?

E' solamente un'ipotesi, non so come avviene fattivamente la produzione, e non sono a conoscenza di come degradi la qualità dal centro ai bordi con la nuova litografia...

[astroimager]

Originariamente inviato da bjt2

Tutti i bachi del B3 sono stati risolti. I bachi del C2 che non ci sono nelle versioni precedenti sono quelli che ho scritto sopra. Di tutti il più grave è il 346, ma non lo è poi tanto. Ipotizzo che quel bit che consiglia AMD di mettere a 1 serva per assicurarsi che il divisore del clock della CPU sia dispari. Questo comporta che quando un core va in risparmio energetico abbia un clock divisibile per un numero dispari. Se il workaround fa solo questo (come è probabile) le conseguenze sono assolutamente insignificanti: al massimo consumerà qualche watt in più la CPU in IDLE. In ogni caso AMD ha pianificato di risolvere questo e la maggior parte dei bachi elencati sopra...

Bene... quindi c'è da aspettarsi che il C3 consumi ancora meno in idle non solo per eventuali miglioramenti di silicio...

Il 342 per la virtualizzazione quanto è grave?


PS A proposito, lo step C3 quando dovrebbe uscire? Con il package AM3 (Q1 2009)? Dopo si passa direttamente alla rev. D, o è previsto un C4?

[ozlacs]

Originariamente inviato da astroimager

I vantaggi strategici sono più che ovvi.

Io guardavo il lato "consumatore": non vorrei essere brutale, ma non è che con i Deneb AM2+ ci rifilano i die peggiori di ogni wafer, riservando i migliori, come è giusto che sia, alle CPU server?

E' solamente un'ipotesi, non so come avviene fattivamente la produzione, e non sono a conoscenza di come degradi la qualità dal centro ai bordi con la nuova litografia...

veramente è sempre stato così, è cosa risaputa.
al tempo degli Athlon 64 gli utenti enthusiastari preferivano gli Opteron proprio per questo, per il silicio migliore, che dava maggiori margini di oc.
al tempo, moltiplicatore sbloccato a parte, gli Opteron erano gli Fx dei poveri

[capitan_crasy]

Originariamente inviato da astroimager

I vantaggi strategici sono più che ovvi.

Io guardavo il lato "consumatore": non vorrei essere brutale, ma non è che con i Deneb AM2+ ci rifilano i die peggiori di ogni wafer, riservando i migliori, come è giusto che sia, alle CPU server?

E' solamente un'ipotesi, non so come avviene fattivamente la produzione, e non sono a conoscenza di come degradi la qualità dal centro ai bordi con la nuova litografia...

Diciamo che AMD sceglie quelli che non passano i severissimi test per le CPU Opteron...

Originariamente inviato da ozlacs

veramente è sempre stato così, è cosa risaputa.
al tempo degli Athlon 64 gli utenti enthusiastari preferivano gli Opteron proprio per questo, per il silicio migliore, che dava maggiori margini di oc.
al tempo, moltiplicatore sbloccato a parte, gli Opteron erano gli Fx dei poveri

é proprio l'opposto...
La serie FX erano gli "scarti" della serie Opteron...

[capitan_crasy]

Originariamente inviato da astroimager

Bene... quindi c'è da aspettarsi che il C3 consumi ancora meno in idle non solo per eventuali miglioramenti di silicio...

Il 342 per la virtualizzazione quanto è grave?


PS A proposito, lo step C3 quando dovrebbe uscire? Con il package AM3 (Q1 2009)? Dopo si passa direttamente alla rev. D, o è previsto un C4?

Lo step C3 dovrebbe essere utilizzato per le CPU socket AM3...
L'uscita nel primo trimestre 2009 delle CPU AM3 fa pensare ad un nuovo step ( unicamente pensato per affinare il controller RAM DDR3 ); altrimenti non si spiega perchè AMD dovrebbe presentare prima CPU Deneb socket AM2+ e poi CPU Deneb socket AM3...
Lo step D dovrebbe essere utilizzato per le CPU core Istanbul...

[carpo93]

se io prendessi una mobo am2+ con supporto am3 potrei montarci il processore con 6core?

[astroimager]

Originariamente inviato da ozlacs

veramente è sempre stato così, è cosa risaputa.
al tempo degli Athlon 64 gli utenti enthusiastari preferivano gli Opteron proprio per questo, per il silicio migliore, che dava maggiori margini di oc.
al tempo, moltiplicatore sbloccato a parte, gli Opteron erano gli Fx dei poveri

Ok, questo lo so e l'ho capito bene...

Quello che non ho compreso è: due o più linee di produzione diverse usano lo stesso wafer, se l'architettura è identica?

Il discorso è questo: per i Deneb AM2+ usano lo stesso wafer degli Opteron... quindi gli Opteron sono mediamente migliori. Ok.

Quando apriranno la nuova linea per gli AM3, pescheranno i die sempre dallo stesso wafer o li prenderanno da un wafer dedicato? In quest'ultimo caso, ci sarebbe una bella differenza, perché tutti i die andrebbero a Phenom e quindi fra gli AM3 ci sarebbe maggiore probabilità di beccare CPU buone!

A meno che i die centrali del "wafer AM3" non li dedicheranno comunque agli Opteron disabilitando il ctrl DDR3. In questo caso, la differenza fra CPU AM2+ e AM3 sarebbe nulla, sotto questo aspetto...

[bjt2]

Originariamente inviato da astroimager

Bene... quindi c'è da aspettarsi che il C3 consumi ancora meno in idle non solo per eventuali miglioramenti di silicio...

Il 342 per la virtualizzazione quanto è grave?


PS A proposito, lo step C3 quando dovrebbe uscire? Con il package AM3 (Q1 2009)? Dopo si passa direttamente alla rev. D, o è previsto un C4?

E' grave nel senso che costringe i produttori come VMWare ad applicare il workaround per i Deneb e agli utenti a scaricarsi la versione aggiornata. Non ho approfondito se il workaround fa perdere in prestazioni o no.

Nel C3 saranno più i W risparmiati per il silicio che per il baco detto sopra...

[ozlacs]

Originariamente inviato da capitan_crasy

Diciamo che AMD sceglie quelli che non passano i severissimi test per le CPU Opteron...




é proprio l'opposto...
La serie FX erano gli "scarti" della serie Opteron...

non per il prezzo, a quello mi riferivo
ok che gli FX erano gli scarti degli Opteron, ma pur sempre entrambi con silicio mediamente migliore delle normali CPU desktop, solo che gli FX costavano un botto rispetto agli Opteron serie 1xx, che ebbero enrome diffusione tra gli overclocker

[capitan_crasy]

Originariamente inviato da carpo93

se io prendessi una mobo am2+ con supporto am3 potrei montarci il processore con 6core?

assolutamente no...
Il core Istanbul per ora è previsto solamente per la serie Opteron, quindi per il socket 1207+
Ci sono voci di corridoio dove dicono che AMD potrebbe proporre un Phenom FX AM3 con core Istanbul ma per ora è solo una voce non confermata...

[astroimager]

Originariamente inviato da capitan_crasy

é proprio l'opposto...
La serie FX erano gli "scarti" della serie Opteron...

Forse mi perdo qualche passaggio: i wafer per Opteron sono migliori dei wafer per Phenom?

Se è così, questi Deneb C2 AM2+, oltre a corrispondere "produttivamente" ai vecchi FX, avrebbero un vantaggio oggettivo sugli AM3... ammettendo ovviamente che questi ultimi vengano prodotti partendo da un altro wafer, peggiore rispetto a quello degli Shanghai.

[paolo.oliva2]

Originariamente inviato da capitan_crasy

Lo step C3 dovrebbe essere utilizzato per le CPU socket AM3...
L'uscita nel primo trimestre 2009 delle CPU AM3 fa pensare ad un nuovo step ( unicamente pensato per affinare il controller RAM DDR3 ); altrimenti non si spiega perchè AMD dovrebbe presentare prima CPU Deneb socket AM2+ e poi CPU Deneb socket AM3...
Lo step D dovrebbe essere utilizzato per le CPU core Istanbul...

Vorrei far notare una cosa che è di gran lunga differente dalla situazione precedente sul 65nm.
I bug prima di tutto quelli presenti sul 65nm sono stati tutti risolti, quindi al momento il 45nm si rivela un silicio che permette di agire in un modo che sul 65nm era impossibile... poi i pochi che ci sono che mi è sembrato di capire non dovrebbero impattare la potenzialità del procio sono in scaletta per essere risolti... quindi direi che tra la parte progettuale e la parte che mette in pratica il progetto su carta sul silicio, occorre solamente più affinamento... e comunque siamo al primo step commerciale... e non ad un B2 ( ).
Io credo e suppongo, che lo step D potrebbe essere più o meno con quei 2 trattamenti ulteriori semplicemente perchè il laccage (non so se si scrive così) è ottimo già ora e potrebbe AMD raggiungere clock superiori senza andarsi ad infognare su prove e controprove di trattamento di silicio... e questo spiegherebbe il perché AMD continua a mettere in dubbio se applicherà o meno quei trattamenti sul 45nm (che sicuramente invece applicherà sul 32nm) perché appunto ancora non è in grado di capire i limiti del suo silicio 45nm.

Ora direi che come il Deneb sarà disponibile sarebbe da testare l'incremento di IPC vs B3.... che io lo fisserei da un 10 ad un 15%... e testare con mano il TDP.

Come conosciamo questi valori, potremo fare ampie valutazioni sul perché AMD sembra punti parecchio sul Deneb oppure da tempo abbia deciso Buldozer su 32nm e amen nel frattempo.
Il Nehalem direi che funzia... anche se non c'è da aspettarsi OC di media sopra i 4GHz... ma sicuramente questi non avrà nessun collo di bottiglia. Comunque onestamente mi è parso di capire che il TDP reale avvertito con il Nehalem è superiore e non di poco ai Penryn, quindi potrei pure ipotizzare che parte dei prb del TDP di AMD erano proprio alla radice dell'X4 nativo...
A sto punto... visto che è impensabile che il Deneb arrivi allo stesso IPC del Nehalem, potrebbe avere qualche carta invece nel clock stock..., specie se il TDP si rivelasse ottimo.

Manca sempre meno...

[paolo.oliva2]

Originariamente inviato da astroimager

Forse mi perdo qualche passaggio: i wafer per Opteron sono migliori dei wafer per Phenom?

Se è così, questi Deneb C2 AM2+, oltre a corrispondere "produttivamente" ai vecchi FX, avrebbero un vantaggio oggettivo sugli AM3... ammettendo ovviamente che questi ultimi vengano prodotti partendo da un altro wafer, peggiore rispetto a quello degli Shanghai.

Non so... anche perché l'AM3 potrebbe essere un C3, quindi non un stravolgimento del silicio ma comunque con delle correzioni. Pensa tra un B2 ed un B3... Quindi quello che oggi potrebbe dare di più un C2 potrebbe essere compensato da ottimizzazioni nella rev C3.
La rev D è tutta un'altra cosa.... appunto perché si cambia lettera

E' un terno al lotto...

Quello che è sicuro è che tra un B3 ed un C2 c'è l'Atlantico, il Pacifico e ci metterei pure il Meditterraneo ....