mi potete spiegare cosa è il quad pump del Pentium IV?

uvz · 28-09-2002, 23:38

bus 533 mhz (133 quad pump)
???
sarebbe come le qdr? (ddr per 2)
se fosse così, come sarebbe possibile?
capisco il raddoppio delle ddr, usando il fronte di discesa, ma il secondo raddoppio come si ottiene?

cionci · 29-09-2002, 09:22

Sì...è come le QDR...

Il clock di sistema (100 o 133 Mhz) viene modificato aggiungendo delle variazioni a metà della semionda positiva e negativa...

Una cosa del genere :
&nbsp;&nbsp;&nbsp;___&nbsp;&nbsp;___
&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;\/&nbsp;&nbsp;&nbsp;&nbsp;|
&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|
_|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|___/\___

Quindi supponendo T il periodo di clock...vengono trasmessi all'inizio del periodo (fronte di salita) a T/4 (notch su valore alto), a T/2 (fronte di discesa), 3T/4 (notch su valore basso)...

Mentre la trasmissione su un bus DDR avviene solamente sul fronte di salita e sul fronte di discesa...

Athlon · 29-09-2002, 23:35

nel bus QDR del P4 in realta' i segnali di controllo sono 2 sfalsati di 90°.

Chiamando UP il fronde di salita e DOWN il fronte di discesa se le due linee si chiamano 1 e 2 la temporizzazione e' la seguente

UP1------UP2------DOWN1------DOWN2

cionci · 30-09-2002, 08:33

Ne avevo scritto solo uno per semplificare...in realtà sono 2, molto simili a quello che ho fatto io, ma sfasati di 180°...

http://forum.hwupgrade.it/attachment.php?postid=2894888

Jo3 · 30-09-2002, 08:59

In pratica, e una modulazione di fase, con due livelli, uno a 0 uno a 180°, che permette di trasportare 2 livelli di segnale.

Codifica PSK (come nei modem).

uvz · 30-09-2002, 19:18

90°? 180°? Ma non è corrente che passa in un "filo"?
Quindi passano dentro in modo differente?
Sparando numeri a caso, se nelle ddr passasse 1 bit ogni mhz, nelle qdr passa un bit ogni mezzo mhz? O passano contemporaneamente ma sfasati?

cionci · 30-09-2002, 20:02

In un bus DDR vengono trasmesse 2 serie di dati per ogni ciclo di clock di sistema...in un bus QDR 4 serie di dati...
Non è che ci sia da dire di più...

I mhz non sono come le noccioline...non è che puoi prendere un mhz di 133

28-09-2002, 23:38	#1
uvz Bannato Iscritto dal: Apr 2001 Messaggi: 4038	mi potete spiegare cosa è il quad pump del Pentium IV? bus 533 mhz (133 quad pump) ??? sarebbe come le qdr? (ddr per 2) se fosse così, come sarebbe possibile? capisco il raddoppio delle ddr, usando il fronte di discesa, ma il secondo raddoppio come si ottiene?

29-09-2002, 23:35	#3
Athlon Senior Member Iscritto dal: Oct 1999 Messaggi: 3780	nel bus QDR del P4 in realta' i segnali di controllo sono 2 sfalsati di 90°. Chiamando UP il fronde di salita e DOWN il fronte di discesa se le due linee si chiamano 1 e 2 la temporizzazione e' la seguente UP1------UP2------DOWN1------DOWN2 __________________ CIAO FABRIZIO .. CORRI TRA LE NUVOLE COME FOSSERO DUNE

30-09-2002, 08:59	#5
Jo3 Senior Member Iscritto dal: Jun 2001 Messaggi: 1300	In pratica, e una modulazione di fase, con due livelli, uno a 0 uno a 180°, che permette di trasportare 2 livelli di segnale. Codifica PSK (come nei modem). __________________ Referenti in Compravendite Ognuno sceglie le cause per cui combattere in base alla propria statura.

29-09-2002, 09:22	#2
cionci Senior Member Iscritto dal: Apr 2000 Città: Vicino a Montecatini(Pistoia) Moto:Kawasaki Ninja ZX-9R Scudetti: 29 Messaggi: 53971	Sì...è come le QDR... Il clock di sistema (100 o 133 Mhz) viene modificato aggiungendo delle variazioni a metà della semionda positiva e negativa... Una cosa del genere : &nbsp;&nbsp;&nbsp;___&nbsp;&nbsp;___ &nbsp;&nbsp;\|&nbsp;&nbsp;&nbsp;&nbsp;\/&nbsp;&nbsp;&nbsp;&nbsp;\| &nbsp;&nbsp;\|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;\| _\|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;\|___/\___ Quindi supponendo T il periodo di clock...vengono trasmessi all'inizio del periodo (fronte di salita) a T/4 (notch su valore alto), a T/2 (fronte di discesa), 3T/4 (notch su valore basso)... Mentre la trasmissione su un bus DDR avviene solamente sul fronte di salita e sul fronte di discesa...

30-09-2002, 08:33	#4
cionci Senior Member Iscritto dal: Apr 2000 Città: Vicino a Montecatini(Pistoia) Moto:Kawasaki Ninja ZX-9R Scudetti: 29 Messaggi: 53971	Ne avevo scritto solo uno per semplificare...in realtà sono 2, molto simili a quello che ho fatto io, ma sfasati di 180°... http://forum.hwupgrade.it/attachment.php?postid=2894888

30-09-2002, 19:18	#6
uvz Bannato Iscritto dal: Apr 2001 Messaggi: 4038	90°? 180°? Ma non è corrente che passa in un "filo"? Quindi passano dentro in modo differente? Sparando numeri a caso, se nelle ddr passasse 1 bit ogni mhz, nelle qdr passa un bit ogni mezzo mhz? O passano contemporaneamente ma sfasati?

30-09-2002, 20:02	#7
cionci Senior Member Iscritto dal: Apr 2000 Città: Vicino a Montecatini(Pistoia) Moto:Kawasaki Ninja ZX-9R Scudetti: 29 Messaggi: 53971	In un bus DDR vengono trasmesse 2 serie di dati per ogni ciclo di clock di sistema...in un bus QDR 4 serie di dati... Non è che ci sia da dire di più... I mhz non sono come le noccioline...non è che puoi prendere un mhz di 133

Strumenti
Mostra una versione stampabile Invia questa pagina per email