SK hynix mostra la memoria 4D NAND a 321 layer: produzione in volumi nel 2025

[Redazione di Hardware Upg]

Link alla notizia: https://www.hwupgrade.it/news/storag...25_119110.html

Mutuando un comportamento dell'industria dell'entertainment, SK hynix ha anticipato - come in un teaser - di aver creato una memoria NAND TLC con 321 layer. La società non ha spiegato come ci è riuscita, spiegando che l'arrivo sul mercato è ancora di là da venire.

Click sul link per visualizzare la notizia.

[supertigrotto]

Spero con abbassamento dei prezzi per gb

[[Umby]]

Da qui, alla prima metà del 2025, sai quante cose capiteranno ?

Annuncio inutile...

[roccia1234]

Urca, ma da dove caspita sono saltati fuori tutti questi layer?? Vabbè che non seguo molto assiduamente, ma ero rimasto a 3 o al massimo 4 layer... Ora se ne escono con 321??????

Per chi ci mastica... Potrebbe essere finalmente arrivato il sorpasso sugli hdd meccanici anche riguardo la capacità e il rapporto €/TB?

[TheDarkAngel]

Originariamente inviato da roccia1234

Urca, ma da dove caspita sono saltati fuori tutti questi layer?? Vabbè che non seguo molto assiduamente, ma ero rimasto a 3 o al massimo 4 layer... Ora se ne escono con 321??????

Per chi ci mastica... Potrebbe essere finalmente arrivato il sorpasso sugli hdd meccanici anche riguardo la capacità e il rapporto €/TB?

Secondo me hai fatto confusione tra i bit per cella ed i layer.
I primi restano in genere sono sempre 1/2/3/4 ed i secondi invece sono da anni molto oltre il 100

[roccia1234]

Originariamente inviato da TheDarkAngel

Secondo me hai fatto confusione tra i bit per cella ed i layer.
I primi restano in genere sono sempre 1/2/3/4 ed i secondi invece sono da anni molto oltre il 100

Può essere, come detto non seguo molto... Approfondirò la questione, grazie!

[Annata23]

L'architettura CMOS-under-array, <a href="https://lovepawsona.io">Love Pawsona</a> dove la logica della NAND è posizionata sotto le celle di memoria, continua ad essere utilizzata, contribuendo all'efficienza complessiva del design.

[Annata23]

L'architettura CMOS-under-array, https://lovepawsona.io dove la logica della NAND è posizionata sotto le celle di memoria, continua ad essere utilizzata, contribuendo all'efficienza complessiva del design.