Alcune RADEON 9600XT con bus 256-bit ?????

[aquilante]

Originariamente inviato da seccio
riporto questo post da un altro thread....quella 9600 medion ha un R300 montanto presumibilmente a 8pipelines visto i risultati che da...

e guardacaso , è una Medion anche quella del link della futuremark...

Glielo avrò detto sette volte che 3181 Mtexel/sec con 4 pipes a 430 mhz come nella prova non le farai mai...

[Jedi_Master]

Originariamente inviato da TripleX
ps

la serie 256 bit dovrebbe essere differenziata con l'appellativo di TX invece di XT

Se ci fosse una 9600 con l'interfaccia di mem a 256-bit sarebbe come avere una 9800 con + Mhz e 4 pipe di rendering che in pratica varebbe in prestazioni l'80-90% di una 9800XT.
Non esiste e' un errore di sicuro!

[yossarian]

Originariamente inviato da aquilante
Glielo avrò detto sette volte che 3181 Mtexel/sec con 4 pipes a 430 mhz come nella prova non le farai mai...

Infatti; anche se, con clock a 500 Mhz è teoricamente possibile, a patto di ottimizzare i loopback interni. Con le attuali GPU non ha più senso parlare di fillrate teorico in multitexturing. Un chip DX9 compliant deve essere in grado di applicare fino a 16 textures per single pass su ogni pixel, pur avendo, come il caso dell'R3x0, una sola TMU per pipeline. Da qui l'importanza di ottimizzare i cicli interni per diminuire i tempi intercorrenti tra l'applicazione di due textures, magari ricorrendo ad algoritmi di compressione anche sui dati intermedi delle elaborazioni e associando buffer interni di tipo FIFO a recirculating pipeline, tanto per fare un esempio, in modo da ridurre al minimo le operazioni successive all'applicazione della prima texture e di massimizzare il numero di operazioni svolte in contemporanea. Finora si tratta di tecniche ancora in fase di sviluppo (nVIDIA, ad esempio, ha adottato solo la recirculating pipeline, mentre ATi solo i buffer FIFO (f-buffer) e nessuna delle due algoritmi di compressione sui risultati intermedi delle elaborazioni)