[Thread Ufficiale] Aspettando le nuove CPU Intel

[mikael84]

Originariamente inviato da paolo.oliva2

Non conosco il prezzo al mm2 del 18A vs N2P (anche perchè molto dipenderà dalla resa), ma il problema costo chiplet N4P-->N2P sarà lo stesso del CPU-Tile N3B-->18A (forse anche più, visto che 18A ha una densità simile all'N3E ben inferiore all'N2P).

Il listino del 18A è "ufficioso", ma dovrebbe stare sotto TSMC, si speculano 22-25k$
Il 18A ha una densità abbastanza simile al n3E, però, dipende anche da come il progettista la applica al circuito... vera rubin nvidia HPC sta sui 200mt x mm2, intel ha disegnato arrow con una densità da 5-4nm, e battlemage a 5nm con una densità da 6.

Con il 18A, hanno replicato la logica del 3nB di della IGPU panther, ma hanno fatto dei netti passi avanti lato densità sram, questo è importante (ovviamente non significa che il 18A sia nettamente superiore, la capacità sram è identica, ma dipende da come si applica).
In questo screen c'è un buon rapporto di S.A (clicca 2 volte).

Originariamente inviato da paolo.oliva2

Bisognerà anche valutare gli effetti dell'aumento del core-count del chiplet in game (X8 32MB L3 --> X12 48MB L3) cioè che a parità di carico TH game, l'aumento della quantità L3 sarà del 50% (un effetto 3D per i cache-missing?).
Io quello che sarei curioso, è che un CPU-Tile bLLC avrebbe una superficie silicio di 154mm2 contro i 152,2 di 2 chiplet X12 con 96MB L3 totali, e se la condivisione tra le 2 L3 dei chiplet fosse diretta come sembra senza passare per l'IOD, potrebbe esserci una perdita FPS minima (il cache-missing non è lineare alla capacità L3) ma con un raddoppio MT allo stesso costo silicio (X8P + X16E + X2 LP vs X24/48TH Zen6 con SMT).

No, Nova non batterà zen6 in gaming, il controller sarà sempre lato SOC/I/O.

Riguardo la BLLC, è molto grande, ovvero 104mb sul tile da 152mm2, questa sicuramente darà una grossa mano, ma si scontrerà sempre con il 3D di AMD, pareggiandone almeno la capienza... sotto questo aspetto è un passo avanti, ma come sai, la latenza non sarà mai dalla parte di Intel.

Originariamente inviato da OrazioOC

Ricordavo bene allora, cioè che il design chiplet non ha comunque salvato Intel dall'avere un aumento consistente nei costi di produzioni di arrow lake(e non credo che con Nova le cose miglioreranno...).

Lato Amd mi aspetto che nel tempo avremmo i 12/16 core zen 5 nelle fasce dove ora ci sono gli 8 core zen 4/zen 5, fino a quando la produzione di zen 6 non sarà a regime.

Un po' come per Intel che propina soluzioni ad alto numero di cores ma vecchie architetture nelle fasce dove amd vende dei 6/8 cores lisci.

No, purtroppo no... ma diciamo che li ha mitigati abbastanza, realizzare dei 300mm2 monolitici sul 3nB, non era il massimo...

Con zen6 finalmente, dovremmo salutare il 6 core, in favore dell'8 e 12 core, tuttavia il problema attuale, non sono le 50 euro di una fascia piuttosto che un'altra, il problema reale sono le ram, tra l'altro queste CPU debutteranno nell'anno più catastrofico della bolla, visto che il 2027 è completamente prenotato per i DC.

Originariamente inviato da Maury

Ho capito cosa dici ma allo stesso modo cosa compro a fare un 7800x3D se va solo il 16 % in più del semplice 9600x costando e consumando molto di più ?

Il 270k andrà come altre cpu in game (e parlo del 6 % meno del 7800x3d) ma le devasta in produttività. Alla fine hai una cpu completa.

Prima o poi vi chiederò i diritti.

[paolo.oliva2]

Originariamente inviato da mikael84

Il listino del 18A è "ufficioso", ma dovrebbe stare sotto TSMC, si speculano 22-25k$
Il 18A ha una densità abbastanza simile al n3E, però, dipende anche da come il progettista la applica al circuito... vera rubin nvidia HPC sta sui 200mt x mm2, intel ha disegnato arrow con una densità da 5-4nm, e battlemage a 5nm con una densità da 6.

Con il 18A, hanno replicato la logica del 3nB di della IGPU panther, ma hanno fatto dei netti passi avanti lato densità sram, questo è importante (ovviamente non significa che il 18A sia nettamente superiore, la capacità sram è identica, ma dipende da come si applica).
In questo screen c'è un buon rapporto di S.A (clicca 2 volte).

Io faccio un discorso terra-terra...

Il 285K (CPU-Tile) era 117mm2 (https://www.tomshardware.com/pc-comp...ce=chatgpt.com)
il 9950X aveva 2 Chiplet di 70,1mm2 ciascuno, per un totale di 140,2mm2.
Quindi in MT Intel proponeva il suo CPU-Tile 8 core P + 16 core E ed AMD 2 chiplet X8 per X16 totali.
Oggi, con Nova vs Zen6 (a franco degli incrementi IPC) abbiamo:

Arrow 117mm2 → Nova 95 mm² = −18,8% (SENZA ALCUN INCREMENTO CORE-COUNT a parte i 2 core LP) VS AMD che invece passa da un chiplet X8 70,1mm2 ad un chiplet X12 76,2mm2, ovvero +50% di core-count ed L3, con +8,7% area.

e -18,8% vs +8,7% ma con +50% core-count/L3 = AMD guadagna un totale.

Il problema della densità viene fuori quando si tratta di performances/area... perchè se Nova 1 CPU-Tile non riesce a battere/staccare nettamente 1 chiplet X12 Zen6 in MT, sono dolori per Intel... e l'aver portato il PPT dai 250W di Arrow a 290W, per me è un segnale... e sarà da verificare la prestazione a pari consumo.

No, Nova non batterà zen6 in gaming, il controller sarà sempre lato SOC/I/O.
Riguardo la BLLC, è molto grande, ovvero 104mb sul tile da 152mm2, questa sicuramente darà una grossa mano, ma si scontrerà sempre con il 3D di AMD, pareggiandone almeno la capienza... sotto questo aspetto è un passo avanti, ma come sai, la latenza non sarà mai dalla parte di Intel.

La latenza sarà sicuramente dalla parte AMD... probabilmente Intel risponderà con DDR5 cazzute... ma visti i prezzi DDR5, anche se AMD risultasse -5%...

-------------------------

Il problema non è tanto la performances di Nova vs Zen6, quella la si aggiusta tramite il listino... è che per accelerare lo sviluppo del 14A (TSMC parrebbe che l'A14 dato in produzione commerciale per metà 2028 potrebbe anciciparlo addirittura a metà/fine 2027) servirebbe tanta liquidità... (da notare che almeno per densità, il 14A arriverebbe a pareggiare con l'N2P, quindi per Intel servirebbe il 14A2, mentre per il 2027 è dato solamente il 18AP) vorrebbe dire vendere Nova/Server con alto margine... ma con una AMD che ha già venduto l'intera produzione Epyc 2026/2027 (https://wccftech.com/amd-venice-dema...ce=chatgpt.com) e Nova con un costo produzione più alto di Zen6...

[mikael84]

Originariamente inviato da paolo.oliva2

Io faccio un discorso terra-terra...

Il 285K (CPU-Tile) era 117mm2 (https://www.tomshardware.com/pc-comp...ce=chatgpt.com)
il 9950X aveva 2 Chiplet di 70,1mm2 ciascuno, per un totale di 140,2mm2.
Quindi in MT Intel proponeva il suo CPU-Tile 8 core P + 16 core E ed AMD 2 chiplet X8 per X16 totali.
Oggi, con Nova vs Zen6 (a franco degli incrementi IPC) abbiamo:

Arrow 117mm2 → Nova 95 mm² = −18,8% (SENZA ALCUN INCREMENTO CORE-COUNT a parte i 2 core LP) VS AMD che invece passa da un chiplet X8 70,1mm2 ad un chiplet X12 76,2mm2, ovvero +50% di core-count ed L3, con +8,7% area.

e -18,8% vs +8,7% ma con +50% core-count/L3 = AMD guadagna un totale.

Il problema della densità viene fuori quando si tratta di performances/area... perchè se Nova 1 CPU-Tile non riesce a battere/staccare nettamente 1 chiplet X12 Zen6 in MT, sono dolori per Intel... e l'aver portato il PPT dai 250W di Arrow a 290W, per me è un segnale... e sarà da verificare la prestazione a pari consumo.

Ti dico una cosa che ti farà riflettere, ma è così... a livello di transistor la tile di Arrow, è equivalente a zen4, non zen5. La densità della tile è un mezzo disastro, con valori sotto i 4nm medi. Stesso disastro fatto con battlemage.
Zen5 se guardiamo i transistor è già uno step in più, anche se in IPC non è da meno, anzi.
La riduzione ipotetica, è un punto di partenza lato densità, perchè suppongo ci siano modifiche anche al front-end.

Se la tile 1 nova, si allineerà a zen6 un CCD difficile dirlo, ma se già prendiamo un CB base multi, arrow parte già da un +45% circa, ed ha aumentato del 10% circa, rispetto a raptor, ma quest'ultimo clockava di più. Se riesce a sistemare pure il clock, il 12 core dovrebbe per logica metterselo dietro.

Originariamente inviato da paolo.oliva2

Il problema non è tanto la performances di Nova vs Zen6, quella la si aggiusta tramite il listino... è che per accelerare lo sviluppo del 14A (TSMC parrebbe che l'A14 dato in produzione commerciale per metà 2028 potrebbe anciciparlo addirittura a metà/fine 2027) servirebbe tanta liquidità... (da notare che almeno per densità, il 14A arriverebbe a pareggiare con l'N2P, quindi per Intel servirebbe il 14A2, mentre per il 2027 è dato solamente il 18AP) vorrebbe dire vendere Nova/Server con alto margine... ma con una AMD che ha già venduto l'intera produzione Epyc 2026/2027 (https://wccftech.com/amd-venice-dema...ce=chatgpt.com) e Nova con un costo produzione più alto di Zen6...

Il 14A tsmc rimarrà superiore ai 14A di intel, però i costi potrebbero essere nettamente a favore di intel, in quanto il 14A di intel è stimato a 45000$.

[paolo.oliva2]

l prezzo del wafer è solamente uno dei parametri, e preso da solo dice ben poco sul costo effettivo del prodotto. Va rapportato alla densità del nodo, all'area del die — che incide direttamente anche sulla resa — al numero di die buoni ottenibili per wafer, alla maturità del processo e ai costi di packaging/test.
Inoltre, nel caso di TSMC, lo sviluppo del nodo procede insieme a quello delle capacità di packaging avanzato e delle relative tecnologie, comprese le evoluzioni dello stacking. TSMC può quindi distribuire questi investimenti su più clienti e su più generazioni di nodi/prodotti, con capacità che viene prenotata in anticipo.
Intel, invece, per ottenere un vantaggio economico reale con il 14A deve prima dimostrare di avere un nodo commercialmente competitivo, poi deve portarlo a volumi sufficienti per saturare la capacità produttiva e giustificare gli investimenti associati a packaging, test e infrastruttura.
In altre parole, 45.000 $ per un wafer Intel non significa automaticamente 45.000 $ < costo equivalente TSMC. Il dato che conta è il costo per die buono e, alla fine, il costo per chip/package finito a parità di prestazioni e caratteristiche.
Anzi, un wafer più costoso può risultare economicamente più conveniente se produce più die buoni, grazie a maggiore densità e/o resa migliore, oppure se consente di ottenere più prestazioni per mm² e ridurre l'area del chip.

Mi sono fatto fare sto calcolo dall'IA... ho confrontato il costo di un chiplet Zen6 X12 N2P + L3 3D N3P vs CPU-Tile Nova N2P con bLLC.

1. Partiamo dal caso monolitico: 150 mm² N2P

Prendiamo:
wafer 300 mm
costo N2P ipotetico: 30.000 $/wafer
die: 150 mm²
densità di difetti ipotetica: 0,10 difetti/cm²
Per un wafer da 300 mm, 150 mm² produce circa 416 die teorici per wafer.
Con un modello Poisson semplificato:



2. Ora facciamo il chiplet Zen 6 da 76,2 mm²

Stesso wafer N2P da 30.000 $.
76,2 mm² = 0,762 cm².
Sul wafer otteniamo circa:
851 die teorici.
La resa:



3. E adesso aggiungiamo il 3D V-Cache N3P

TSMC dichiara che N3P è un'evoluzione ottica di N3E e mantiene la compatibilità delle design rules; è inoltre già in produzione.
Per fare il nostro esempio assumiamo:
wafer N3P: 24.000 $
die cache: 36 mm²
resa N3P: diciamo 96%
costo di bonding/stacking/test aggiuntivo: ipotizziamo 5 $
Il valore di 36 mm² è volutamente un'approssimazione per costruire il modello; non lo sto presentando come dimensione confermata del futuro Zen 6 V-Cache.
Con 36 mm² abbiamo circa 1.852 die per wafer.
A 96%:
1.778 Die
Quindi:
24.000/1.778≈13,5$



https://3dfabric.tsmc.com/english/de...ce=chatgpt.com

-----------------------------

E' un calcolo un po' buttato lì, prendo per buono che chiplet X12/24TH Zen6 = CPU-Tile X8P + X16E + X2LP e perchè in realtà sul CPU-Tile c'è anche l'MC che invece nel Chiplet 3D non c'è, però è pur sempre sull'IOD che è N3P e non N2P... però cambia poco... da -32,6% non cambia granchè anche se arrivassimo a -25%/-20%.

Se arriviamo nel 2028 con Zen7 vs Nova 2 (Razer?) e ci ritrovassimo Zen7/A14 con il chiplet solamente core e l'intera L3 a parte (come su7 Zen6C Epyc attuale) vs Intel con l'intero CPU-Tile + L3 su 14A... anche ipotizzando una resa equivalente (che invece dipende dal numero dei transistor del die), il wafer A14 TSMC potrebbe anche costare il 40% in più ma risultare comunque meno costoso, questo anche senza considerare che dai dati ufficiali Intel/TSMC, l'A14 TSMC dovrebbe essere un 15-20% più denso.

[mikael84]

Tralasciando vari dati strampalati su DD e costi (tra l'altro meglio usare Murphy)... Io sto discutendo con paolo.oliva2 o con una AI?

Il postare direttamente con le AI, è pure vietato dal regolamento:

Articolo 1 comma 17: Impiegare strumenti d'intelligenza artificiale per pubblicare in maniera automatizzata messaggi sul forum.
Il forum è uno spazio in cui incontrare altre persone e scambiare con loro opinioni e pareri. Impiegare l'IA vuol dire tradire fondamentalmente questo scopo d'incontro con l'altro ed è pertanto una pratica che vietiamo.

https://www.hwupgrade.it/forum/regolamento.php

Ci passo sopra, però cerchiamo di discutere tra di noi...

[paolo.oliva2]

Non lo sapevo che fosse vietata l'AI... comunque non è un discorso generato dall'AI... ho praticamente preso le formule e fatto mio il concetto... basterebbe rivedere le formule?