Il futuro dei chip è verticale: RAM e logica impilati per chip più efficienti, ma realizzabili (quasi) ovunque

[Redazione di Hardware Upg]

Link alla notizia: https://www.hwupgrade.it/news/cpu/il...ue_147642.html

Un team formato da numerosi ricercatori di diverse università statunitensi ha realizzato il primo chip 3D monolitico prodotto in una fonderia commerciale. Il prototipo integra memoria e logica in verticale, mostrando un aumento del throughput e un'efficienza potenziale fino a 1.000 volte superiore ai tradizionali chip

Click sul link per visualizzare la notizia.

[paolo.oliva2]

I cinesi ci faranno il...

Se l, hanno fatto su un 200nm e hanno ottenuto performances superiori al nodo attuale 2d più spinto... I cinesi si gettano a capofitto

[LMCH]

Non ho trovato informazioni più dettagliate, ma in base a quello che affermano è probabile che lo stacking che hanno realizzato è a due strati di logica.
Resta da vedere quanto riescono a scalare in numero di strati e feature size.
Probabilmente riusciranno a scendere fino a circa 28..32nm, al di sotto mi sa che le cose si complicheranno di brutto.

[LMCH]

Originariamente inviato da paolo.oliva2

I cinesi ci faranno il...

Se l, hanno fatto su un 200nm e hanno ottenuto performances superiori al nodo attuale 2d più spinto... I cinesi si gettano a capofitto

Skywater ha una fab (ex Infineon, as Austin) che usa wafer da 200mm di diametro e macchinari per produzioni a 90nm, più altre due fab che producono con processo a 130nn.

In base a quello che affermano hanno ottenuto prestazioni 4 volte superiori a parità di area sul chip e latenza, ma non hanno ridotto i consumi.

In altre parole si avvicinano alle prestazioni di un pp a 45nm usando un pp a 90nm ma i consumi restano più elevati.
Poi c'è il problema è che sotto ai 32..28nm diventa tutto molto più difficile (maggior leakage, ecc ) e potrebbe non essere più conveniente usare questo metodo.