Il processore embedded che vuole cambiare le regole del gioco sarà prodotto da GlobalFoundries

[Redazione di Hardware Upg]

Link alla notizia: https://www.hwupgrade.it/news/cpu/il...es_130304.html

La startup Efficient Computing ha reso noto di essersi affidata a GlobalFoundries per la produzione del suo rivoluzionario chip embedded che promette un'efficienza energetica senza pari. I primi sample saranno pronti nell'estate 2025.


Click sul link per visualizzare la notizia.

[marco_zanardi]

.

[zbear]

Di solito questi annunci ROBOANTI sono seguiti da rapida sparizione di queste società di troppe (non mantenibili) promesse ... e dalla fuga dei cosidetti manager.

[LMCH]

Originariamente inviato da zbear

Di solito questi annunci ROBOANTI sono seguiti da rapida sparizione di queste società di troppe (non mantenibili) promesse ... e dalla fuga dei cosidetti manager.

Se ho capito bene, il loro "processore embedded" in realta è un architettura CGRA (Coarse-Grain Reconfigurable Array), in teoria permette di di eseguire algoritmi di ML o altra roba simile con consumi minori rispetto a prodotti già esistenti, ma non è che sia in competizione con microcontroller e cpu low power. E' "low power" in rapporto alla potenza di calcolo teorica che dovrebbe avere rispetto a chip "acceleratori" simili.

[emanuele83]

il link alla precedente notizia è sbagliato.

gli FPGA si programmano in C da ormai da 20 anni.

diciamo che il nome non é una garanzia, ma solo marketing. vediamo se si ritagliano una fetta di mercato per poi venire acquisiti da intel/amd come ALTERA e XILINX. 5 anni e nessuno se ne ricorderá di questi grandi marchi e FPGA ed MPSOC saranno fermi con lo sviluppo al 2015. Come é successo per maxim, fairchild, atmel, microsemi, dallas e soprattutto national semiconductors. Una chicca: https://www.electronicdesign.com/tec...from-bob-pease

[ZeroSievert]

Originariamente inviato da emanuele83

il link alla precedente notizia è sbagliato.

gli FPGA si programmano in C da ormai da 20 anni.

diciamo che il nome non é una garanzia, ma solo marketing. vediamo se si ritagliano una fetta di mercato per poi venire acquisiti da intel/amd come ALTERA e XILINX. 5 anni e nessuno se ne ricorderá di questi grandi marchi e FPGA ed MPSOC saranno fermi con lo sviluppo al 2015. Come é successo per maxim, fairchild, atmel, microsemi, dallas e soprattutto national semiconductors. Una chicca: https://www.electronicdesign.com/tec...from-bob-pease

Ad essere puntigliosi nell'articolo c'é scritto che gli FPGA non sono programmabili via software quando questo e' il loro maggiore punto di forza

Comunque piú che un FPGA ho l'impressione che questo sia un network di processori DSP. La flessibilità di un FPGA ha un prezzo elevato in termini di occupazione su silicio e efficienza..

Inoltre vedendo il codice HLS (su Xilinx) in C di alcuni miei colleghi si devono comunque passare comunque molti hint per avere un'inferenza decente delle risorse sottostanti. Quindi, dalla mia esperienza, rimane un tipo di programmazione molto orientata all'ingegneria elettronica. E non sembra l'obbiettivo dell'azienda in questione.

Magari e' simile a GreenArray?

[emanuele83]

Originariamente inviato da ZeroSievert

Ad essere puntigliosi nell'articolo c'é scritto che gli FPGA non sono programmabili via software quando questo e' il loro maggiore punto di forza

Comunque piú che un FPGA ho l'impressione che questo sia un network di processori DSP. La flessibilità di un FPGA ha un prezzo elevato in termini di occupazione su silicio e efficienza..

Inoltre vedendo il codice HLS (su Xilinx) in C di alcuni miei colleghi si devono comunque passare comunque molti hint per avere un'inferenza decente delle risorse sottostanti. Quindi, dalla mia esperienza, rimane un tipo di programmazione molto orientata all'ingegneria elettronica. E non sembra l'obbiettivo dell'azienda in questione.

Magari e' simile a GreenArray?

meh... non so se ci siano applicazioni basate su architetture praticamente super-multicore. A sto punto uno passa agli ACAP xilinx Versal. Il punto è: o offri qualcosa di parallelo, pipelineable (!!!), multicore in package piccolo e a basso consumo, oppure uno passa a versal. Ripeto: non vedo applicazioni fuori da grandi acceleratori esterni su bus PCIe gen5/6 al momento. queste aziende puntano ad essere acquisite dai giganti, non c'é piú spazio per i piccoli nella produzione di chip.

tornando agli FPGA creddo l'articolo si riferisca al fatto che essi vadano progettati via linguaggi di descrizione hardware (HDL) che non è affatto programmazione. lo step successivo è stato avere un compilatore che traducesse un linguaggio macchina di alto livello per natura sequenziale in HDL per poi sintetizzare, mappare , piazzare e routare nel dispositivo finale. che tu abbia una look up table, o un sea of gates, il sintetizzatore trasforma una linea di codice, non in linguaggio macchina ma in una funzione logica.

[ZeroSievert]

Originariamente inviato da emanuele83

meh... non so se ci siano applicazioni basate su architetture praticamente super-multicore. A sto punto uno passa agli ACAP xilinx Versal. Il punto è: o offri qualcosa di parallelo, pipelineable (!!!), multicore in package piccolo e a basso consumo, oppure uno passa a versal. Ripeto: non vedo applicazioni fuori da grandi acceleratori esterni su bus PCIe gen5/6 al momento. queste aziende puntano ad essere acquisite dai giganti, non c'é piú spazio per i piccoli nella produzione di chip

Sono d'accordo. Con tutta probabilita' e' una startup che mira a ottenere notorieta' per farsi acquisire poi da un big. L'unica che mi viene in mente sono applicazioni embedded, magari su dispositivi portatili, in cui si deve fare inferenza realtime (intesa nel dominio del ML).

Alla fine per molte di queste Versal e' fin troppo pompato visto che non mi sembra neanche esista un chip di questa serie che costi meno di N migliaia di euro.

Originariamente inviato da emanuele83

tornando agli FPGA creddo l'articolo si riferisca al fatto che essi vadano progettati via linguaggi di descrizione hardware (HDL) che non è affatto programmazione. lo step successivo è stato avere un compilatore che traducesse un linguaggio macchina di alto livello per natura sequenziale in HDL per poi sintetizzare, mappare , piazzare e routare nel dispositivo finale. che tu abbia una look up table, o un sea of gates, il sintetizzatore trasforma una linea di codice, non in linguaggio macchina ma in una funzione logica.

Anche qui sono d'accordo. La "programmazione" di una normale CPU e' differente da quella di un FPGA (e come dici tu, sarebbe forse piu' corretto parlare di progettazione). E' che IMHO e' poco chiaro dire che non si possano programmare FPGA via "software". A lavoro quando si parla di "programmare" un FPGA si intende lo scaricare il bitfile nella memoria dello stesso. Operazione che viene ovviamente fatta tramite software e non e' particolarmente differente rispetto a un normale microcontrollore..

[emanuele83]

Originariamente inviato da ZeroSievert

Sono d'accordo. Con tutta probabilita' e' una startup che mira a ottenere notorieta' per farsi acquisire poi da un big. L'unica che mi viene in mente sono applicazioni embedded, magari su dispositivi portatili, in cui si deve fare inferenza realtime (intesa nel dominio del ML).

Alla fine per molte di queste Versal e' fin troppo pompato visto che non mi sembra neanche esista un chip di questa serie che costi meno di N migliaia di euro.



Anche qui sono d'accordo. La "programmazione" di una normale CPU e' differente da quella di un FPGA (e come dici tu, sarebbe forse piu' corretto parlare di progettazione). E' che IMHO e' poco chiaro dire che non si possano programmare FPGA via "software". A lavoro quando si parla di "programmare" un FPGA si intende lo scaricare il bitfile nella memoria dello stesso. Operazione che viene ovviamente fatta tramite software e non e' particolarmente differente rispetto a un normale microcontrollore..

eh ma tu confondi programmare un dispositivo fisico (scaricare il bitstream in memoria che poi verrá usato per attivare le celle di memoria ram che connettono i vari componenti nell'FPGA o che nel caso di un uP contiene il microcodice delle azioni in sequenza per fare elaborare le informazioni al uP) con progettare un programma. il bello dell'HDL è che con il codice prima di elborare le informazioni come un uP devi scrivere linee di codice per creare il'HW che ti permetta di prender un input e trasformarlo in output. in un uP o DSP l'HW è dato e tu programmi la sequenza di mircroistruzioni. la HLS di xilinx usa costrutti di alto livello per fare quelle che faresti in HDL, ma fidati un C per HLS usa istruzioni speciali che altri programmin C non usano. Come gli operatori speciali usati nei DSP per usare funzioni HW che una normale architerttura sequenziale non ha.

[ZeroSievert]

Originariamente inviato da emanuele83

eh ma tu confondi programmare un dispositivo fisico (scaricare il bitstream in memoria che poi verrá usato per attivare le celle di memoria ram che connettono i vari componenti nell'FPGA o che nel caso di un uP contiene il microcodice delle azioni in sequenza per fare elaborare le informazioni al uP) con progettare un programma. il bello dell'HDL è che con il codice prima di elborare le informazioni come un uP devi scrivere linee di codice per creare il'HW che ti permetta di prender un input e trasformarlo in output. in un uP o DSP l'HW è dato e tu programmi la sequenza di mircroistruzioni.

Non credo di star confondendo nulla visto che parte del mio lavoro e' progettare componenti in VHDL e test di sistemi di controllo a radiofrequenza basati su FPGA Xilinx. Infatti ho messo di proposito le virgolette intorno a "programmazione". dico solo che per come e' scritto l'articolo (e in quello precedente)

Originariamente inviato da Articolo

... All'epoca, l'azienda sosteneva che i suoi processori erano 100 volte più efficienti di una MCU (microcontrollore), 1000 volte meno affamati di energia delle GPU e programmabile via software, a differenza di FPGA ... o ASIC.

non e' chiaro cosa voglia dire. Per me e per tutti gli ingegneri elettronici che ho incontrato "dispositivo programmabile via software" vuol dire che un software permette di scaricare le informazioni di funzionamento sullo stesso (bitstream o altro). Questo e' fattibile e.g. per FPGA e microcontrollori ma, ovviamente, non possibile per gli ASIC dove le funzionalita' sono fissate una volta per tutte in fase di produzione fisica dell'IC.

Originariamente inviato da emanuele83

la HLS di xilinx usa costrutti di alto livello per fare quelle che faresti in HDL, ma fidati un C per HLS usa istruzioni speciali che altri programmin C non usano. Come gli operatori speciali usati nei DSP per usare funzioni HW che una normale architerttura sequenziale non ha.

Mi scuso se non sono stato chiaro, ma mi sembra di aver scritto esattamente questo nei miei precedenti messaggi:

Originariamente inviato da ZeroSievert

Inoltre vedendo il codice HLS (su Xilinx) in C di alcuni miei colleghi si devono comunque passare comunque molti hint per avere un'inferenza decente delle risorse sottostanti. Quindi, dalla mia esperienza, rimane un tipo di programmazione molto orientata all'ingegneria elettronica. E non sembra l'obbiettivo dell'azienda in questione.

[LMCH]

Originariamente inviato da ZeroSievert

Ad essere puntigliosi nell'articolo c'é scritto che gli FPGA non sono programmabili via software quando questo e' il loro maggiore punto di forza

Comunque piú che un FPGA ho l'impressione che questo sia un network di processori DSP. La flessibilità di un FPGA ha un prezzo elevato in termini di occupazione su silicio e efficienza..

Inoltre vedendo il codice HLS (su Xilinx) in C di alcuni miei colleghi si devono comunque passare comunque molti hint per avere un'inferenza decente delle risorse sottostanti. Quindi, dalla mia esperienza, rimane un tipo di programmazione molto orientata all'ingegneria elettronica. E non sembra l'obbiettivo dell'azienda in questione.

Magari e' simile a GreenArray?

E' un architettura dataflow basata su CGRA, a differenza degli FPGA, i CGRA hanno unità funzionali più complesse che operano su word, hanno registri interni e scambiano word tra di loro.

Sono più veloci da riconfigurare rispetto ad un FPGA (meno "blocchi" da riconfigurare) e non sono altrettanto flessibili, ma sono MOLTO più facili da programmare, specialmente quando si vuole implementare "in hardware" un algoritmo che normalmente verrebbe eseguito da un microprocessore o una GPU.