[Thread Ufficiale] Aspettando ZEN

[bjt2]

Originariamente inviato da gridracedriver

ho provato a documentarmi, ma non capisco bene una cosa: i transistors LVT non dovrebbero essere più veloci ma anche più esosi?
http://karuppuswamy.com/wordpress/20...on-and-timing/

"The broad classifications are,

1. Sub threshold current – This can be controlled by narrowing down the junction area between transistor and substrate, which results in controlling threshold voltage for this transistor. High threshold voltage (High Vt) causes less leakage current but on other hand it causes delay in switching. Low threshold voltage (Low Vt) causes higher leak current and quick switching.

2. Gate leakage current

3. Reverse bias current

Now in this context let us see HVT, SVT and LVT.

HVT – High Threshold Voltage causes less power consumption and timing to switch is not optimized. It is used in power critical functions.

LVT – Low Threshold Voltage causes more power consumption and switching timing is optimized, used in time critical functions.

SVT – Standard Threshold Voltage offers trade-off between HVT and LVT i.e., moderate delay and moderate power consumption."

Esatto... Tutti i SoC per cellulari e applicazioni per basso consumo sono sicuramente fatti con transistor HVT... Ecco perchè il loro clock è limitato... Non è perchè l'architettura ARM ha un FO4 di millemila...
Non so ad esempio le GPU se sono HVT, ma visto lo sterminato numero di transistors e il basso clock, deduco di si...
Le CPU ad alte prestazioni dovrebbero essere tutte LVT ma non ne sono sicuro... Se c'è qualcuno più inforNato...

[bjt2]

Originariamente inviato da digieffe

anche se non hai citato me dico la mia:

non mi fido di quei dati -70% ecc,
IMO sono dati di marketing ottenuti in condizioni sicuramente particolari, e sempre IMO, i dati reali di produzione saranno ben altri...

poi secondo i tuoi contoi oltre i 4.05ghz si dovrebbe avere l'impennata dei volt, tdp ecc


e poi se così fosse fino all'avvento dei 10mn intel sarebbe tecnicamente una porcheria e non credo proprio sarà cosi

L'impennata si ha a 4GHz con i 28nm BULK... A 4 GHz Zen x8 consuma incidentalmente come un 4GHz X4 solo perchè ha ALMENO il doppio dei transistors... Ma non vuol dire che l'impennata c'è a 4GHz anche sul 14nm FF. In quella zona, con lo stesso FO4 del BD dovremmo essere ancora in zona lineare e con un vcore nettamente più basso... A parte problemi di TDP, l'esplosione si dovrebbe avere oltre 5GHz... Quindi un X8 non ci dovrebbe arrivare (a parte forse in turbo monocore), ma un X4, almeno in turbo monocore, potrebbe arrivare a 4.9-5GHz...

[digieffe]

Originariamente inviato da bjt2

L'impennata si ha a 4GHz con i 28nm BULK... A 4 GHz Zen x8 consuma incidentalmente come un 4GHz X4 solo perchè ha ALMENO il doppio dei transistors... Ma non vuol dire che l'impennata c'è a 4GHz anche sul 14nm FF. In quella zona, con lo stesso FO4 del BD dovremmo essere ancora in zona lineare e con un vcore nettamente più basso... A parte problemi di TDP, l'esplosione si dovrebbe avere oltre 5GHz... Quindi un X8 non ci dovrebbe arrivare (a parte forse in turbo monocore), ma un X4, almeno in turbo monocore, potrebbe arrivare a 4.9-5GHz...

a me sembra che col 28nm+HDL excavator (845) l'impennata ci fosse oltre i 3ghz...

28w@3ghz [email protected] (3.8ghz turbo)

[bjt2]

Originariamente inviato da digieffe

a me sembra che col 28nm+HDL excavator (845) l'impennata ci fosse oltre i 3ghz...

28w@3ghz [email protected] (3.8ghz turbo)

Ma io spero che Zen non usi le HDL e inoltre non so se Carrizo usa i transistors LVT... Se usa gli RVT o addirittura gli HVT, ciò spiega anche i bassi consumi a basse frequenze...

[bjt2]

Trovato questo:

http://pc.watch.impress.co.jp/img/pc...705/247/25.png

Secondo questa slide, Kaveri è fatto con transistors RVT e presumibilmente anche Carrizo... Il che non mi sorprende, visto l'uso di HDL e il target mobile...

Quindi non è corretto confrontare Carrizo con Zen... Forse è più corretto l'excavator desktop... Ora vedo con che transistors è implementato...

[paolo.oliva2]

Originariamente inviato da bjt2

Trovato questo:

http://pc.watch.impress.co.jp/img/pc...705/247/25.png

Secondo questa slide, Kaveri è fatto con transistors RVT e presumibilmente anche Carrizo... Il che non mi sorprende, visto l'uso di HDL e il target mobile...

Quindi non è corretto confrontare Carrizo con Zen... Forse è più corretto l'excavator desktop... Ora vedo con che transistors è implementato...

E' quello che ho scritto qualche post precedente... il 32nm SOI l'impennata l'ha oltre 1,45V che corrispondono a 4,6/4,7GHz su un 8350, ma il mio 8370 sta a 4,5GHz con 1,295V, cioè -0,055V il Vcore def.

Il 28nm Bulk GF, in accoppiata a transistor RVT e ivi compreso le HDL, è normale che sia ottimizzato per le frequenze mobile, ed è anzi sorprendente che possa superare i 3,5GHz senza grandi esplosioni di TDP... ma è anche ovvio che Zen, in quanto CPU destinata alla ricerca della massima potenza, non usi transistor RVT, e già solamente questo sballerebbe interamente tutto il confronto, ma aggiungendoci pure le HDL e l'affinamento differente per target di frequenza tra il 28nm Bulk GF e il 14nm FinFet, si può tranquillamente arrivare ad un errore clamoroso, rimarcato dal fatto che già l'ES Zen viaggia a +200MHz dell'ES BD, che a sua volta supera comunque il target di frequenza di Carrizo mobile (o comunque li).

[paolo.oliva2]

Proviamo a fare 2 conti (io li faccio a spannella, se poi qualcuno mi vuole correggere, ben venga).

Partiamo da questo presupposto:

1) Carrizo oltre i 3,5GHz ha un'impennata di TDP, giusto?

2) L'ES di Zen, in quanto ES, ha la possibilità di aumentare almeno di 500MHz la frequenza di 3GHz raggiunta, MANTENENDO lo stesso TDP dell'ES, quindi i 3GHz dell'ES equivarrebbero a 3,5GHz almeno dopo l'affinamento e quindi uguali a Carrizo

Zen, avendo il doppio dei core, L2 e L3 inclusive e più veloci, ecc ecc, avrebbe un TDP almeno doppio. Se si parla che un Carrizo a 3,5GHz X4 avrebbe 95W TDP... AMD avrebbe realizzato un ES da 200W TDP? Oppure cambiando.. come può un ES Zen a 95W arrivare alla frequenza in cui Carrizo come X4 già richiederebbe lo stesso TDP? E' palese che TDP/frequenza di carrizo non possono essere gli stessi di Zen.

[bjt2]

Originariamente inviato da gridracedriver

già non ti ricordi i conti che avevate fatto tu e @tuttodigitale
non avevate fatto i conti che se l'impennata sui 28nm partiva dai +3ghz con le HDL, allora sui 14nm FF doveva partire dai +4ghz con i 14nm dovuto proprio al +35% di clock per gli stessi consumi?



per quanto detto sopra a questo punto, mi sono convinto che Zen sia sulla falsa riga di Carrizo e cioè HDL+RVT, FO4 basso farà il resto

domanda 1: è possibile fare le HDL+LVT? io non credo, ma chi sono io per dirlo

domanda 2: qual'è fisicamente la differenza tra i transistors HVT - RVT - LVT ?

1) Non lo so, ma credo di si
2) Drogaggio... Più è alto è il drogaggio, più conduce il transistor, più è alto è il leakage, più è bassa la tensione di soglia: LVT=alto drogaggio, alta transconduttanza differenziale, bassa Vt, alto leakage

[bjt2]

Post 920 e seguenti:

http://forums.anandtech.com/showpost...&postcount=920

Questo tizio sembra molto affidabile (è lo stesso del Vcore=1V per l'ES)

In sostanza è confermato che il +40% di Zen è dato su excavator e in ST, ossia 1 thread contro un thread.
Inoltre 1 thread su Zen avrebbe il 73% di prestazioni di un intero modulo XV (2 thread) con un carico FP intensive (immagino Cinebench)...
Nessuna informazione sul SMT...
A parità di frequenza ovviamente...

[Ren]

Originariamente inviato da bjt2

Ho letto da qualche parte che si il processo è LPP, ma è anche LVT... E da quei grafici riportati qualche pagina dietro, una CPU ARM generica arriva anche a 5GHz con i transistors LVT... Quindi non ci fasciamo la testa...

Molto improbabile fosse una cpu (il paper trattava standard cell/metal track), dato che parliamo di un grafico del 2012. Poteva essere anche un interfaccia SERDES(o altro) per quello che ne sappiamo...

I dati che vedi sul silicio non indicano frequenze ne voltaggi. Sono puro marketing.

Eccovi la curva IDEALE del finfet 22nm :



Il 14nm (quello vero di intel) porta miglioramenti degni solo verso gli 0.7v ed infatti con skylake le frequenze sono rimaste al palo. (quel poco di miglioramento è stato assorbito dalla maggior complessità del core)

[bjt2]

Originariamente inviato da gridracedriver

ti faccio un altra domanda

costa di più ed è più difficile fare transistors così quindi?



e ciò vorrebbe dire che +30% di SMT2 non basterebbe a Zen per stare dietro al Throughput di XV
73*1.3= 95%

ovvero 2 th Zen renderebbero il 95% di un modulo XV

non ho capito questa tabella però



nella prima colonna mi sembrano punteggi per 2 TH di XV, 1.77p in CB11 XV ci arriva con 2 th e li dice per giunta a 3ghz

Il drogaggio credo che si cambi con i tempi di impianto, quindi a parte il costo superiore del drogante (che è una quantità infinitesimale) immagino che cambi poco...

Quel grafico non lo capisco neanche io, ma non è del tizio affidabile... Aspetterei repliche...
Mi sembra che la prima colonna sia ST (1 core per Compute Unit), la seconda lo zen simulato e la terza il modulo carico con due thread... Non so da dove prenda questi numeri, ma ovviamente il 40% è una media e non si può applicare puntualmente e infatti gli vengono incrementi diversi e anche maggiori del 73% (quarta colonna)

[bjt2]

Poi che un core Zen non arrivi ad un intero modulo ce lo si dovrebbe aspettare per codice che accede in memoria: ha meno decoder di XV (ma gli stessi di BD) meno cache, meno unità L/S, meno AGU... Sarebbe veramente un miracolo se un unico thread Zen superasse SEMPRE un modulo XV, visto che ha meno risorse di decodifica e di memoria e poi stiamo confrontando 1 thread vs 2, quindi doppi registri e meno dipendenze, più parallelismo possibile... Poi, sopratutto sull'INT, 2 core XV hanno due moltiplicatori e 2 divisori interi... Non credo che che Zen li abbia... La FPU di un core Zen è circa pari a quella di un modulo Zen, ma 2 core XV hanno delle risorse duplicate che probabilmente si sono risparmiate su Zen...

Questo ci fa anche sperare che il numero di transistor, e quindi il consumo massimo, sia inferiore al caso peggiore che abbiamo sempre considerato per il calcolo del TDP e quindi sperare in frequenze ancora superiori...

In sostanza Zen è un modulo XV meno 2 agu, 2 unità L/S, un moltiplicatore e un divisore interi, 4 decoder semplici e uno complesso, 1 microcode rom e meno cache. In più invece ha la cache L0 e la relativa circuiteria e si spera qualche miglioramento qua e là... Diciamo che a parte le cache dovrebbe essere più un 0.7-0.9 volte un modulo XV...

[Free Gordon]

Originariamente inviato da gridracedriver

e ciò vorrebbe dire che +30% di SMT2 non basterebbe a Zen per stare dietro al Throughput di XV
73*1.3= 95%
ovvero 2 th Zen renderebbero il 95% di un modulo XV

Possibile che un core zen con SMT, arrivi al 95% di prestazioni di XV..

Il resto lo farà la frequenza di base di Zen...che a questo punto immagino molto alta......

Se in 95W riescono a mettere 16threads a 4.2, 4.3ghz di base clock...beh... credo ci sarà da divertirsi con overclock e bench questa volta!

[bjt2]

Originariamente inviato da Free Gordon

Possibile che un core zen con SMT, arrivi al 95% di prestazioni di XV..

Il resto lo farà la frequenza di base di Zen...che a questo punto immagino molto alta......

Se in 95W riescono a mettere 16threads a 4.2, 4.3ghz di base clock...beh... credo ci sarà da divertirsi con overclock e bench questa volta!

Così pero Zen per essere meglio di un XV portato sul 14nm FF e raddoppiato (8 moduli e 16 threads) deve essere almeno più piccolo, altrimenti non conviene e conveniva fare il die shrink di XV per il MT... Certo guadagni in ST, ma per HPC e server interessa il MT...

[Ren]

Originariamente inviato da bjt2

Così pero Zen per essere meglio di un XV portato sul 14nm FF e raddoppiato (8 moduli e 16 threads) deve essere almeno più piccolo, altrimenti non conviene e conveniva fare il die shrink di XV per il MT... Certo guadagni in ST, ma per HPC e server interessa il MT...

Con la L2 shared di XV non è semplice implementare un sistema di cache inclusiva che scali bene...

[Free Gordon]

Originariamente inviato da bjt2

Così pero Zen per essere meglio di un XV portato sul 14nm FF e raddoppiato (8 moduli e 16 threads) deve essere almeno più piccolo, altrimenti non conviene e conveniva fare il die shrink di XV per il MT... Certo guadagni in ST, ma per HPC e server interessa il MT...

Quella penso sarà una miglioria (il fatto di essere molto più piccolo) che permetterà ad AMD di fare più soldi/die e un'altra sarà guadagnare molte posizioni sul desktop grazie alle performance ST molto più alte di prima.

Sappiamo benissimo che in ambito desktop il ST la fa ancora da padrone purtroppo..Nei giochi il vantaggio che ha Intel è ancora alto proprio per quel motivo.

Insomma, io non avrei aspettative troppo elevate....
Una situazione come quella descritta sopra, il 95%...(o nelle più rosee prospettive, il 100%) con frequenza, consumi e performance ST tra un Ivy e un Haswell...beh... lo considererei una grande vittoria.

[george_p]

Un mezzo core XV +40% da il 90%... fatto a spannissime, e senza SMT.

[el-mejo]

Per chi è interessato è stato aperto il thread "Aspettando Kaby Lake".

http://www.hwupgrade.it/forum/showthread.php?t=2765530

A livello di architettura non c'è niente di cui parlare visto che sarà la stessa di Skylake, ma riguardo a chipset (24linee pcie su chipset z270, supporto a Thunderbolt 3 e Intel Optane), possibile parte grafica potenziata e posizionamento rispetto a AM4 la discussione potrebbe essere interessante.

[digieffe]

Originariamente inviato da paolo.oliva2

Proviamo a fare 2 conti (io li faccio a spannella, se poi qualcuno mi vuole correggere, ben venga).

Partiamo da questo presupposto:

1) Carrizo oltre i 3,5GHz ha un'impennata di TDP, giusto?

2) L'ES di Zen, in quanto ES, ha la possibilità di aumentare almeno di 500MHz la frequenza di 3GHz raggiunta, MANTENENDO lo stesso TDP dell'ES, quindi i 3GHz dell'ES equivarrebbero a 3,5GHz almeno dopo l'affinamento e quindi uguali a Carrizo

Zen, avendo il doppio dei core, L2 e L3 inclusive e più veloci, ecc ecc, avrebbe un TDP almeno doppio. Se si parla che un Carrizo a 3,5GHz X4 avrebbe 95W TDP... AMD avrebbe realizzato un ES da 200W TDP? Oppure cambiando.. come può un ES Zen a 95W arrivare alla frequenza in cui Carrizo come X4 già richiederebbe lo stesso TDP? E' palese che TDP/frequenza di carrizo non possono essere gli stessi di Zen.

1) NO: Carrizo oltre i 3,0GHz ha un'impennata di TDP
2) gli ultimi ES hanno aumentato la frequenza di 0 - 100mhz, i 3 ghz potrebbero rimanere tali o secondo le ultime tendenze (basse) essere al max 3,2

rifai i conti a spannella in base alle correzioni

[bjt2]

Originariamente inviato da gridracedriver

riguarda bene, hai tolto un po' troppa roba

a parte le 2 AGU in meno e quindi 6 pipeline Int vs 8, la fpu è uguale, i 4 decoder sono aiutati dalla L0, la cache è nettamente superiore già dal fatto che sarà inclusiva e veloce e superiore in quantità, sono 512kb di L2 a Core vs 256 di Carrizo, la L1D è uguale da 32KB ma ad 8 vie vs 3 vie, L1I è più piccola ma non condivisa, in più il checkpointig, la stack, L3 che Carrizo non ha, ecc

questa l'avevi postata tu
e comunque leggo:
peak x64 decode 4 vs 4
peak uop issue 7 vs 10

ora, come spiegate questa cosa? ma XV non ha 11~12 porte?
e mai possibile che non riesca a trovare in internet lo schema a blocchi con l'architettura XV



hai ragione il clock ovviamente il mio calcolo è riferito a parità di clock quindi anche un 73% si 1 TH Zen vs 2 TH XV possono bastare con SMT2 +30% se in MT avesse clock superiore a XV

Ma io parlavo solo dal punto di vista dei transistors, escluse le cache esterne... E' chiaro che c'è modo e modo di usare i transistors, vedi cache L0, checkpointing...

Per le pipeline, se parli di un modulo XV completo, sono 12: 2+2 +4 FPU +2+2... Il 7 è per l'issue, che è un'altra cosa... Anche il Power 8 ha 16 pipeline ma ha 10 issue... Un conto è le pipeline, un conto è l'issue... Per limitare la complessità della logica di issue, siccome non tutte le pipeline possono accettare una istruzione per clock, tanto vale fare l'issue più semplice... Perchè l'issue deve fare il register renaming e altre cose, quindi non è una cosa semplice...