[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[george_p]

Originariamente inviato da Athlon 64 3000+

Dovrebbero essere relativi all'x6 visto che vede 6 Thread Windows 7.
Almeno sappiamo che la versione x6 avrà 8 MB di cache di L3 come la versione x8 e secondo me deriveranno dallo stesso wafer.
Sono curioso di vedere se salterà fuori qualcosa sull'x4 per vedere se avrà 8 MB di L3 come l'x6 e x8(spero di si) e cosi da ipotizzare che anch'esso deriverà della stesso wafer delle versione maggiori.
Mi potrà andare bene di avere un x4 con 8MB di L3 e che sia una versione castrata dell'x8 visto che non ci sarà lo stesso problema dei consumi del K10 per via della architettura completamente diverse.

Ok, pardon, mi ero perso tutto il set di immagini e il link postato dal capitano. Prendevo l'immagine linkata da cionci come elemento a sè.

[e.greg.io]

Originariamente inviato da Athlon 64 3000+

http://semiaccurate.com/forums/showt...?t=4549&page=8

Maggiori informazioni sulla presunta foto che ho linkato prima.
Sembrerebbe un ES di un Zambezi x6,fake permettendo.

in passato, coi deneb e poi thuban, che esperienza c'è stata con gli es?
erano downclockati per tenere nascosta la frequenza?

no perchè se quei valori sono vicini ai clock definitivi degli x6 ,
non tornano affatto i conti, anche quelli più pessimistici, su tdp/clock.
e per inciso, credo che si tratterebbe di un bel fail se i numeri fossero quelli.

nel post di labview ho letto delle specifiche di corrente dell'am3+: ben 30% in più dell'am3.
direi che è la pietra tombale (che conferma le ipotesi che erano state fatte) sul perchè amd non può dichiarare bd compatibile con am3 ed ha lasciato discrezionalità ai produttori di mb.

[astroimager]

Se si tratta di EVT la frequenza finale può essere anche molto più alta (0.8-1.0 GHz).

[Athlon 64 3000+]

Se BD avrà frequenze paragonabili al K10(escluso il turbo core) si spera che L'IPC sia bello spinto per far si che poi possa competere con SB.

[capitan_crasy]

Originariamente inviato da Athlon 64 3000+

http://we.pcinlife.com/thread-1657459-1-1.html

Questa dovrebbe la fonte dove si trovano tutti gli screenshot e le informazioni sul ES di Zambezi.

Moooolto interessante!!!


La slide qui sotto descrive due step evolutivi di Bulldozer ovvero A1 e il B0.

Ma la cosa più interessante è il BD senza la cache L3 che fino ad ora era un opzione non ancora considerata...
Ecco le altre screen tecnici:

[Athlon 64 3000+]

Da dove è saltato fuori BD x4 senza L3?
Non è per caso che BD x4 uscità direttamente senza L3 e che poi sarà alla base dell'APU Trinity?

[cionci]

Originariamente inviato da capitan_crasy

Ma la cosa più interessante è il BD senza la cache L3; 10 a 1 che si tratta di BD usato per le APU Trinity!

Dubito, le APU avranno sicuramente altri codici OPN. Credo che sia per gli ES con la cache fallata.
E' molto probabile che anche le CPU definitive abbiano OPN diverso.

[Polpi_91]

http://tof.canardpc.com/view/10abad1...20be09c0e1.jpg

questo postato da un utente prima quindi è un six core con 8mbL3 da 2.8ghz/3.8ghz con turbo

non credo che queste postate siano le frequenze definitive per un motivo:

Il turbo non è sempre uguale, a volte è +600mhz a volte è +1ghz, e non credo che il modello con il clock di base più alto (il 3220 da 3.2ghz) possa essere superato da un modello con clock base più basso (come il 3210 da 3.1ghz) quando si attiva il turbo

[capitan_crasy]

Originariamente inviato da cionci

Dubito, le APU avranno sicuramente altri codici OPN. Credo che sia per gli ES con la cache fallata.
E' molto probabile che anche le CPU definitive abbiano OPN diverso.

Non è solo una questione di codice; inoltre stiamo parlando di ES per lo sviluppo di BD...
Esiste una versione di BD senza la Cache L3 e a meno che AMD non abbia intenzione di presentare una CPU BD senza o con la cache L3 completamente fallata, le soluzioni APU Trinity sono nelle opzioni...

[Athlon 64 3000+]

Originariamente inviato da capitan_crasy

Non è solo una questione di codice; inoltre stiamo parlando di ES per lo sviluppo di BD...
Esiste una versione di BD senza la Cache L3 e a meno che AMD non abbia intenzione di presentare una CPU BD senza o con la cache L3 completamente fallata, le soluzioni APU Trinity sono nelle opzioni...

Magari BD x4 sarà venduto solo senza L3 per differenziarsi dalle versione x6 e x8 e che poi verrà usato per la base di Trinity che dovrebbe essere comunque BD2.
E' poi possibile che venga prodotto su un wafer(quindi nativo) a parte perchè cosi le versione con la L3 essendo prodotte su un solo wafer riusciranno a soddisfare la rchiesta.
Vendere un BD x4 senza L3 che derivi dall'x8 mi sembra un eccessivo spreco di silicio.

[Ishiki Takai]

Scusate la mia ignoranza, ma un ES cosa sarebbe? che significa?

[capitan_crasy]

Originariamente inviato da Athlon 64 3000+

Magari BD x4 sarà venduto solo senza L3 per differenziarsi dalle versione x6 e x8 e che poi verrà usato per la base di Trinity che dovrebbe essere comunque BD2.
E' poi possibile che venga prodotto su un wafer(quindi nativo) a parte perchè cosi le versione con la L3 essendo prodotte su un solo wafer riusciranno a soddisfare la rchiesta.
Vendere un BD x4 senza L3 che derivi dall'x8 mi sembra un eccessivo spreco di silicio.

Sai che come idea non è affatto male...
Dopotutto il core Regor era nato per le prime soluzioni Fusion poi cancellate...

[Athlon 64 3000+]

Originariamente inviato da capitan_crasy

Sai che come idea non è affatto male...
Dopotutto il core Regor era nato per le prime soluzioni Fusion poi cancellate...

Visto il posizionamento degli x4 come prezzo per me avrà una domanda più alta rispetto agli x6 e x8 e questo mi fa pensare che verranno prodotti su 2 wafer differenti.
Se quello che dico è plausibile con il solo wafer degli x8 secondo me riuscirebbero a coprire solo la domanda di questi e degli x6,ma non con anche gli x4.
Poi avranno bisogno di una base su come sviluppare Trinity ed ecco che uscirà un BD x4 nativo senza L3 prodotto su un wafer a parte cosi facendo riuscirà a soffisfiare la rischiesta di tutte e tre le versioni di Zambezi.

[cionci]

Dai, non c'entra niente questo bd con trinity. E' un progetto completamente diverso. Poi chi vi ha detto che trinity non abbia la L3? E non avrebbero certo bisogno di fare sample senza L3 per testare le performance senza L3.

[paolo.oliva2]

Ho letto ora dei clock.

Cacchio... a me sembra MOLTO positivo. Il perché? Semplice. Nel documento si parla di step A1 e B0 ed ESPLICITAMENTE ES, quindi quelle frequenze sarebbero per gli ES almeno prodotti 6 mesi fa, quindi di dicembre/gennaio.

Inoltre, basta notare anche un altro parametro: JF aveva detto 1-2 mesi fa al massimo che il Turbo poteva arrivare anche a +1GHz nello stadio massimo con il minor numero di moduli sotto carico.

Se notate, di tutti i proci elencati, SOLAMENTE 1 modello prevede +1GHz rispetto alla frequenza stock, quindi... ancor più si rafforza l'idea che siano i primi ES e non certamente gli ultimi.

Inoltre, dulcis-in-fundo, non dobbiamo pensare alla frequenza def come la principale e a quella Turbo solo sforando il TDP, perché BD non sforerebbe il TDP in nessuna condizione e per quanto dichiarato ufficialmente da AMD (discorso del 63% del TDP nominale in caso di carico normale), il Turbo di +500MHz sarebbe praticamente quasi sempre in funzione. Ciò porterebbe a pensare che la frequenza def sia praticamente la def + il Turbo da +500MHz. Se un ES X8 di dicembre 2010 poteva già arrivare a 3,7GHz (e a 4,1GHz in Turbo max), sicuramente ci sarà da leccarsi i baffi.

EDIT

Inoltre... lì non si menziona la differenza tra lo step A1 ed il B0.
Tradotto... l'A1 potrebbe essere il 32nm HKMG ed il B0 il 32nm HKMG ULK (nel 45nm AMD ha fatto la stessa cosa. La numerazione alfabetica continua quando si tratta della stessa miniatura di silicio ma si apportano modifiche ai trattamenti, tipo C1-C2-C3 45nm LISCIO, D1 (server) E0 Thuban con il low-k.

[Athlon]

non saprei , se penso all' ultimo cambio radicale di architettura proposto da AMD passando da K6 a K7 le frequenze del K7 erano estremamente piu' alte nonostante l' IPC del K7 fosse molto piu' alto del K6.

Personalmente mi aspettavo frequenze nell' ordine del 6-7 Ghz al lancio , considerando che un vecchio Phenom se overcloccato per bene arriva a 4Ghz

[paolo.oliva2]

Edit:

[capitan_crasy]

Originariamente inviato da cionci

Dai, non c'entra niente questo bd con trinity. E' un progetto completamente diverso. Poi chi vi ha detto che trinity non abbia la L3? E non avrebbero certo bisogno di fare sample senza L3 per testare le performance senza L3.

E' un ipotesi come un altra...

[digieffe]

spero che si stia scherzando!!!!

scusate un thuban a 32 nm sarebbe possibile a 3.7 ghz sui 6 core (125w)?
senza tutte le tecnologie di risparmio energetico...

BD con 6 core, FO4, ecc farà di meno? io non credo.

[iGio]

Originariamente inviato da Athlon

non saprei , se penso all' ultimo cambio radicale di architettura proposto da AMD passando da K6 a K7 le frequenze del K7 erano estremamente piu' alte nonostante l' IPC del K7 fosse molto piu' alto del K6.

Personalmente mi aspettavo frequenze nell' ordine del 6-7 Ghz al lancio , considerando che un vecchio Phenom se overcloccato per bene arriva a 4Ghz

ma stiamo scherzando ? 6-7 ghz ?! e che sono cpu della difesa americana. facciamo i seri